21ic电子技术开发论坛 › 单片机与嵌入式系统 › FPGA论坛 › FPGA的3.3V GPIO直接互连是否会存在故障
返回列表 发新帖我要提问

[FPGA] FPGA的3.3V GPIO直接互连是否会存在故障

[复制链接]
3951|5
 楼主| CY0904030105 发表于 2019-5-9 09:06 | 显示全部楼层 |阅读模式
FPGA, GPIO, 电平
   咨询大家一个问题：如果将FPGA的2个3.3V GPIO直接相连，同时一个GPIO输出高电平，另一个GPIO输出低电平，这种情况下会不会烧毁GPIO？
回复

收藏 举报

相关帖子
zhangmangui 发表于 2019-5-9 22:07 | 显示全部楼层
因驱动能力有限   应该不会出问题  
回复

收藏 举报

zhangmangui 发表于 2019-5-9 22:11 | 显示全部楼层
从硬件设计角度  肯定是不能这么设计的   
回复

收藏 举报

 楼主| CY0904030105 发表于 2019-5-10 09:03 | 显示全部楼层
zhangmangui 发表于 2019-5-9 22:07
因驱动能力有限   应该不会出问题

是的，实际测试了下是没问题的
回复

收藏 举报

zhangmangui 发表于 2019-5-10 23:23 | 显示全部楼层
CY0904030105 发表于 2019-5-10 09:03
是的，实际测试了下是没问题的

长期使用可能还是有风险的  
回复

收藏 举报

wang168506 发表于 2024-1-11 16:56 | 显示全部楼层
本帖最后由 wang168506 于 2024-1-11 16:57 编辑

都是输出是有问题的，因为输出时阻抗较小，一个高电平一个低电平，会出现电流倒灌，如果输出阻抗*带负载能力大于3.3V应该没问题，但是如果输出阻抗太小的时候，这就有问题了
回复

收藏 举报

返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

CY0904030105

66

主题

254

帖子

5

粉丝
快速回复 在线客服 返回列表 返回顶部