21ic电子技术开发论坛 › 单片机与嵌入式系统 › FPGA论坛 › 使能时钟
返回列表 发新帖我要提问

使能时钟

[复制链接]
2277|0
 楼主| chen_tony12 发表于 2011-10-31 13:34 | 显示全部楼层 |阅读模式
时钟, 控制, 电平, 逻辑分析仪
再做逻辑分析仪时候的采样频率是分频的来的  ，在主时钟的控制下，用采样频率作为使能，问题是由于采样时钟是分频的来的，所以在主时钟上升沿到来时候，采样时钟也正好是边沿而不是电平，如何控制采样时钟为电平？
回复

收藏 举报

相关帖子
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

chen_tony12

0

主题

7

帖子

1

粉丝
快速回复 在线客服 返回列表 返回顶部