本帖最后由 Basic713 于 2019-5-31 18:14 编辑
D:\新建文件夹\【大二下】\数字系统设计实验\lab15_dds\QQ截图20190524113252.png
D:\新建文件夹\【大二下】\数字系统设计实验\lab15_dds\QQ截图20190524113322.png
如图,为什么我把phase_reg赋值给phase,但是1全都变成了x?
本人比较菜,希望得到大佬点拨
(我知道了,是因为主模块给phase赋了初值,就和这个模块冲突了……问题已解决)
(图中赋给phase_reg的值我已经改成22'd0了)
|
本帖子中包含更多资源
您需要 登录 才可以下载或查看,没有账号?注册
×
评论
|