21ic电子技术开发论坛 › 单片机与嵌入式系统 › FPGA论坛 › DDR3
返回列表 发新帖我要提问

DDR3

[复制链接]
657|1
 楼主| 18971591125 发表于 2019-11-11 16:48 | 显示全部楼层 |阅读模式
DDR3, 4G, pi, 信号, 芯片
请问一个简单的问题，DDR3 1.5V的颗粒，很多都是2G 4G，8G稍微少一点，而且2G和4G是PIN对PIN兼容的，8G会比他们多四个信号（不算A14）ZQ1、CKE1、ODT1、CS1#，是不是因为8G的芯片，实际上内部是由两个4G的die直接叠起来的？我不清楚，所以问问大佬们。
回复

收藏 举报

相关帖子
zhangmangui 发表于 2019-11-11 22:32 | 显示全部楼层
CS增加了  就是一倍了  内部肯定是叠的
回复

收藏 举报

返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

18971591125

15

主题

62

帖子

2

粉丝
快速回复 在线客服 返回列表 返回顶部