21ic电子技术开发论坛 › 单片机与嵌入式系统 › FPGA论坛 › 请教各位SPARTAN6的SILICE内部每个Fliip-flop如何实现级 ...
返回列表 发新帖我要提问

[FPGA] 请教各位SPARTAN6的SILICE内部每个Fliip-flop如何实现级联

[复制链接]
577|0
 楼主| zhulin 发表于 2019-12-24 11:41 | 显示全部楼层 |阅读模式
ICE, spartan6, ip, XILINX, UG
请教各位SPARTAN6的SILICE内部每个Fliip-flop如何实现级联的，看了XILINX的文档UG384只是给出了SILICE的内部框图并没讲其FF是怎么实现级联的，先谢了。

回复

收藏 举报

相关帖子
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

zhulin

66

主题

182

帖子

2

粉丝
快速回复 在线客服 返回列表 返回顶部