[综合信息] 【华大测评】华大HC32F460-EVB开发板篇一

#include "hc32_ddl.h"



/*******************************************************************************

 * Local pre-processor symbols/macros ('#define')

 ******************************************************************************/

/* USART channel definition */

#define USART_CH                        (M4_USART3)



/* USART baudrate definition */

#define USART_BAUDRATE                  (115200ul)



/* USART RX Port/Pin definition */

#define USART_RX_PORT                   (PortE)

#define USART_RX_PIN                    (Pin04)

#define USART_RX_FUNC                   (Func_Usart3_Rx)



/* USART TX Port/Pin definition */

#define USART_TX_PORT                   (PortE)

#define USART_TX_PIN                    (Pin05)

#define USART_TX_FUNC                   (Func_Usart3_Tx)



/*******************************************************************************

 * Local function prototypes ('static')

 ******************************************************************************/

static void ClkInit(void);

static void UsartRxErrProcess(void);



/*******************************************************************************

 ** \brief Initialize Clock.

 **

 ** \param [in] None

 **

 ** \retval None

 **

 ******************************************************************************/

static void ClkInit(void)

{

    stc_clk_xtal_cfg_t   stcXtalCfg;

    stc_clk_mpll_cfg_t   stcMpllCfg;

    en_clk_sys_source_t  enSysClkSrc;

    stc_clk_sysclk_cfg_t stcSysClkCfg;



    MEM_ZERO_STRUCT(enSysClkSrc);

    MEM_ZERO_STRUCT(stcSysClkCfg);

    MEM_ZERO_STRUCT(stcXtalCfg);

    MEM_ZERO_STRUCT(stcMpllCfg);



    /* Set bus clk div. */

    stcSysClkCfg.enHclkDiv  = ClkSysclkDiv1;  /* Max 168MHz */

    stcSysClkCfg.enExclkDiv = ClkSysclkDiv2;  /* Max 84MHz */

    stcSysClkCfg.enPclk0Div = ClkSysclkDiv1;  /* Max 168MHz */

    stcSysClkCfg.enPclk1Div = ClkSysclkDiv2;  /* Max 84MHz */

    stcSysClkCfg.enPclk2Div = ClkSysclkDiv4;  /* Max 60MHz */

    stcSysClkCfg.enPclk3Div = ClkSysclkDiv4;  /* Max 42MHz */

    stcSysClkCfg.enPclk4Div = ClkSysclkDiv2;  /* Max 84MHz */

    CLK_SysClkConfig(&stcSysClkCfg);



    /* Switch system clock source to MPLL. */

    /* Use Xtal as MPLL source. */

    stcXtalCfg.enMode = ClkXtalModeOsc;

    stcXtalCfg.enDrv = ClkXtalLowDrv;

    stcXtalCfg.enFastStartup = Enable;

    CLK_XtalConfig(&stcXtalCfg);

    CLK_XtalCmd(Enable);



    /* MPLL config. */

    stcMpllCfg.pllmDiv = 1ul;

    stcMpllCfg.plln = 50ul;

    stcMpllCfg.PllpDiv = 4ul;

    stcMpllCfg.PllqDiv = 4ul;

    stcMpllCfg.PllrDiv = 4ul;

    CLK_SetPllSource(ClkPllSrcXTAL);

    CLK_MpllConfig(&stcMpllCfg);



    /* flash read wait cycle setting */

    EFM_Unlock();

    EFM_SetLatency(EFM_LATENCY_5);

    EFM_Lock();



    /* Enable MPLL. */

    CLK_MpllCmd(Enable);



    /* Wait MPLL ready. */

    while (Set != CLK_GetFlagStatus(ClkFlagMPLLRdy))

    {

    }



    /* Switch system clock source to MPLL. */

    CLK_SetSysClkSource(CLKSysSrcMPLL);

}



/*******************************************************************************

 ** \brief USART RX error process function.

 **

 ** \param [in] None

 **

 ** \retval None

 **

 ******************************************************************************/

static void UsartRxErrProcess(void)

{

    if (Set == USART_GetStatus(USART_CH, UsartFrameErr))

    {

        USART_ClearStatus(USART_CH, UsartFrameErr);

    }



    if (Set == USART_GetStatus(USART_CH, UsartParityErr))

    {

        USART_ClearStatus(USART_CH, UsartParityErr);

    }



    if (Set == USART_GetStatus(USART_CH, UsartOverrunErr))

    {

        USART_ClearStatus(USART_CH, UsartOverrunErr);

    }

}



/*******************************************************************************

 ** \brief  Main function of project

 **

 ** \param  None

 **

 ** \retval int32_t return value, if needed

 **

 ******************************************************************************/

int32_t main(void)

{

    uint16_t u16RxData;

    en_result_t enRet = Ok;

    uint32_t u32Fcg1Periph = PWC_FCG1_PERIPH_USART1 | PWC_FCG1_PERIPH_USART2 | \

                             PWC_FCG1_PERIPH_USART3 | PWC_FCG1_PERIPH_USART4;

    const stc_usart_uart_init_t stcInitCfg = {

        UsartIntClkCkNoOutput,

        UsartClkDiv_1,

        UsartDataBits8,

        UsartDataLsbFirst,

        UsartOneStopBit,

        UsartParityNone,

        UsartSamleBit8,

        UsartStartBitFallEdge,

        UsartRtsEnable,

    };



    /* Initialize Clock */

    ClkInit();



    /* Enable peripheral clock */

    PWC_Fcg1PeriphClockCmd(u32Fcg1Periph, Enable);



    /* Initialize USART IO */

    PORT_SetFunc(USART_RX_PORT, USART_RX_PIN, USART_RX_FUNC, Disable);

    PORT_SetFunc(USART_TX_PORT, USART_TX_PIN, USART_TX_FUNC, Disable);



    /* Initialize UART */

    enRet = USART_UART_Init(USART_CH, &stcInitCfg);

    if (enRet != Ok)

    {

        while (1)

        {

        }

    }



    /* Set baudrate */

    enRet = USART_SetBaudrate(USART_CH, USART_BAUDRATE);

    if (enRet != Ok)

    {

        while (1)

        {

        }

    }



    /*Enable RX && TX function*/

    USART_FuncCmd(USART_CH, UsartRx, Enable);

    USART_FuncCmd(USART_CH, UsartTx, Enable);



    while (1)

    {

        if (Set == USART_GetStatus(USART_CH, UsartRxNoEmpty))         /* Warit Rx data register no empty */

        {

            u16RxData = USART_RecData(USART_CH);



            while (Reset == USART_GetStatus(USART_CH, UsartTxEmpty))  /* Warit Tx data register empty */

            {

            }



            USART_SendData(USART_CH, u16RxData);

        }



        UsartRxErrProcess();

    }

}