D触发器，请教诸位高手

登录 · 发表于 2012-1-12 19:31

各位高手，小弟初来咋到，还请多多指教。小弟量测附件D（引脚6）和Q(引脚3)的波形，PR和CLR接2.85V电压。依datasheet上真值表，D（输入）和Q（输出）高低应该是相同的吧？可是我量测多次，都是相反（附件波形图）。难道是我搞错了，请各位高手帮忙分析一下，不胜感激！

抹月批风 · 发表于 2012-1-13 11:37

为什么PR,CLR的电平要接2.85V呢？
对COMS电路来说（NC7SZ74K8为COMS器件）：输入小于0.3*Vcc才为低电平，输入大于0.7*Vcc才为高电平
如果0.3*Vcc<2.85<0.7*Vcc，即4<VREG_TCXO<9.5时将导致电平混乱。
第一次发贴，只是因为感觉LZ为了问这个问题肯定花了不少时间。所以就提出自己的愚见，不一定对。

发表于 2012-1-13 11:48

同意ls:
0.3*Vcc<2.85<0.75*Vcc

发表于 2012-1-13 22:57

谢谢这位兄弟的回复，datasheet中提到Vcc range在1.65V to 5.5V皆可。由线路图Vcc的电压也是VREG_TCXO（2.85V），其0.3倍为0.855V，0.7倍为1.995V。大于1.995V了，应该不会造成电平混乱吧。不清楚兄台的Vcc 约等于14V是怎么得出的？谢谢，多多指教

发表于 2012-1-14 15:21

如果R14是0欧姆，则D和Q是连在一起的，怎么可能会不一样呢？
肯定是示波器设置错了，或者测试点位置错了。

发表于 2012-1-15 09:46

问题解决了吗？2.85/0.3=9.5 2.87/0.7=4

发表于 2012-1-15 18:32

我现在的看法是，其实是我刚开始理解错了：边沿D触发器的输出Q应该与输入D在边沿触发前那一刻时的状态保持一致。D与Q都是9.6MHz，时钟CK是19.2MHz，所以D应该是半个周期就被触发一次。又Q总是保持D在触发发生前的那一瞬间状态，所以两个波形呈现相反的状态。请兄台分析下我的看法

发表于 2012-1-18 14:48

是否可以试着只给D一个高电平，或者低电平，看看Q是不是还反向。

发表于 2012-1-18 15:42

建议楼主排查顺序：

1. 先检查示波器通道1,2的基本设置，尤其注意反向是否为开；
2. 该触发器为D型上升沿出发，注意时钟信号CLK，理论分析时，应该是CLK,D,Q三者同时分析；

最后，建议楼主不要怀疑元件问题！

发表于 2012-1-18 17:33

我看不懂为什么接0欧电阻而不是电容

D触发器，请教诸位高手

本帖子中包含更多资源

相关帖子

评分

RE: D触发器，请教诸位高手

浏览过的版块

技术新星奖章

技术奇才奖章

核心会员奖章

伴坛终老

湍急之河流

坚毅之洋流

十世金身

技术领袖奖章

技术高手奖章

常驻人口

涓涓之细流

晶莹之水滴