[FPGA] MPSOC ZU3EG逻辑端读写PS端64位DDR4的最大带宽和方法

[复制链接]
 楼主| feihufuture 发表于 2020-9-27 09:09 | 显示全部楼层 |阅读模式
SOC ZU3EG逻辑端读写PS端64位DDR4的最大带宽和方法。
为了得出结论,使用过三种IP去访问,最终选定xilinx的datamover IP;
测试方式:四个HP口都用上,每个HP口是128bit位宽;系统时钟选定150Mhz.
最终测试带宽效率为90%。
为了达到最大效率,注意以下两点:
[payamount]9.90[/payamount]
[pay]
  • 使用单个Datamover写1个HP口,能从HP1,HP2,HP3任意一个正确读出。
  • 使用多个Datamover并行写1个以上HP口,需要使用分离通道HP0和HP2,HP1和HP3才能高效率写入数据,正确稳定地读出数据。
  • 外部IP接口的数据位宽要与ARM界面HP接口的位宽保持一致
[/pay]
222zhumingming 发表于 2024-8-31 18:12 | 显示全部楼层
没啥用
您需要登录后才可以回帖 登录 | 注册

本版积分规则

个人签名:WX:feihu612 免费合作开发ECAT主从站

171

主题

1029

帖子

101

粉丝
快速回复 在线客服 返回列表 返回顶部