21ic电子技术开发论坛 › 单片机与嵌入式系统 › FPGA论坛 › ZYNQ PS端DDR设计
返回列表 发新帖我要提问

[FPGA] ZYNQ PS端DDR设计

[复制链接]
851|0
 楼主| 飞之天之飞 发表于 2021-1-19 10:44 | 显示全部楼层 |阅读模式
DDR, zynq, ps, 接地, DDR4
请教下大家，PS端DDR最大位宽72bit,现在我用五片DDR4-16bit（MT40A512M16LY-062EAUT）,组成一个72位rank，第五片高八位怎么处理是悬空还是拉高或接地，有规范性文件吗，在原！理图设计是需要注意什么，谢谢！！！
回复

收藏 举报

相关帖子
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

飞之天之飞

19

主题

263

帖子

0

粉丝
快速回复 在线客服 返回列表 返回顶部