arm7 伪中断问题请教?

[复制链接]
2440|2
 楼主| clingos 发表于 2012-3-20 13:03 | 显示全部楼层 |阅读模式
最近在LPC2148上移植UCOS,发现了ARM7里所谓伪中断问题!
想知道各位在ARM7中使用OS是如何避免伪中断的。
原野之狼 发表于 2012-3-20 14:14 | 显示全部楼层
到我的博客查看一下
 楼主| clingos 发表于 2012-3-20 20:18 | 显示全部楼层
嗯,去楼上的博客里看了下,是使用软中断的方式来进行关中断处理。
而目前UCOS官方的方法是使用如下方法:
CPU_SR_Save
        MRS     R0, CPSR

CPU_SR_Save_Loop
                                                                ; Set IRQ & FIQ bits in CPSR to DISABLE all interrupts
        ORR     R1, R0, #CPU_ARM_CTRL_INT_DIS
        MSR     CPSR_c, R1
        MRS     R1, CPSR                                        ; Confirm that CPSR contains the proper interrupt disable flags
        AND     R1, R1, #CPU_ARM_CTRL_INT_DIS
        CMP     R1,     #CPU_ARM_CTRL_INT_DIS
        BNE     CPU_SR_Save_Loop                                ; NOT properly DISABLED (try again)
        BX      LR                                              ; DISABLED, return the original CPSR contents in R0


CPU_SR_Restore                                                  ; See Note #2
        MSR     CPSR_c, R0
        BX      LR
UCOS官方的这种方法确实可以解决关中断的问题,但是对于向量中断器可能还会无法识别中断源!
对于伪中断程序不知如何去写?
您需要登录后才可以回帖 登录 | 注册

本版积分规则

0

主题

69

帖子

1

粉丝
快速回复 在线客服 返回列表 返回顶部