GD32450i-EVAL的PCB图纸

发表于 2022-4-4 21:05

本帖最后由 BOY200501 于 2022-4-4 21:29 编辑

如题，版主可以提供吗？用来学习它的封装是如何走线的？看官网的PDF，开发板用的像是双层板吗？
看官网pdf《GD32450i_EVAL_Schematic_V1.2.pdf》最后一页的PCB彩图，在2个相邻的过孔间还走了一根线，这要求工艺很高。如果过孔为VIA16R8，线-孔间距>4mil，是走不了的。如下图黄色圈

下面我从立创下载封装后，实际走线测试，via和走线的airspace是2.4mil：

发表于 2022-4-4 22:45

这个是被逼的吗？相对来说BGA封装的便宜。。。。

发表于 2022-4-5 14:20

你说得对

发表于 2022-4-5 15:51

跟工艺有关系

发表于 2022-4-5 18:19

不用怀疑，肯定不是2层板，至少有4层。

发表于 2022-4-6 12:28

BGA几乎无双层，6层或者8层都是常见的

发表于 2022-4-7 10:29

体积啊，省空间

GD32450i-EVAL的PCB图纸

相关帖子

浏览过的版块

常驻人口

技术高手奖章