为什么始终产低电平?

[复制链接]
1650|1
 楼主| jxmzzr 发表于 2012-3-28 14:14 | 显示全部楼层 |阅读模式
使用ULINK2仿真,用Logic Analyzer观察I/O口的一位波形,程序对I/O口的一位操作置高电平和低电平,用万用表测量管脚电平已经变化,为什么在Logigc Analyzer观察不到波形的变化,始终是低电平?什么原因呀?谢谢了
香水城 发表于 2012-3-28 15:15 | 显示全部楼层
这个问题需要找一个KEIL的工程师问问。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

460

主题

2188

帖子

12

粉丝
快速回复 在线客服 返回列表 返回顶部