基于FPGA的60秒计时器设计(可扩展成时钟程序)

[复制链接]
4093|5
 楼主| zhangqinguili 发表于 2012-5-4 17:28 | 显示全部楼层 |阅读模式
FPGA即是Field-Programmable Gate Array(现场可编程门阵列)英文的首字母,它是在PAL、GAL、CPLD等可编程器件的基础上进一步发展的产物。目前以硬件描述语言用得比较多的是Verilog 和 VHDL。下面是我用VHDL写的一些程序。
首先是将频率分频,产生1HZ频率,程序如下:
-------------------------------------------------------------------
-- 说明: 分频模块,将标准输入频率分频为1HZ
-- 文件: fenpin.vhd
-- 作者:
-- 日期: 2012/04/09
-- 修改:
-- 软件: Altera QuartusII 9.0
-- 芯片: Altera Cyclone FPGA (EP1C3T144C8)
-------------------------------------------------------------------

LIBRARY IEEE;
USE IEEE.STD_LOGIC_1164.ALL;
USE IEEE.STD_LOGIC_UNSIGNED.ALL;   --运算符重载的一个头文件

--实体描述部分
ENTITY fenpin IS
      PORT(                  --端口声明
               CLKIN    : IN  STD_LOGIC;
               CLK1HZ : OUT STD_LOGIC
           );
END fenpin;
详见链接:
http://bbs.**/BLOG_ARTICLE_3003647.HTM
http://bbs.**/BLOG_ARTICLE_3003646.HTM
http://bbs.**/BLOG_ARTICLE_3003306.HTM
Fengzhilei 发表于 2013-3-16 11:44 | 显示全部楼层
GoldSunMonkey 发表于 2013-3-16 19:45 | 显示全部楼层
感谢分享,不错啊
梅花望青竹 发表于 2013-3-18 13:10 | 显示全部楼层
不错的资料,谢谢
GoldSunMonkey 发表于 2013-3-18 17:42 | 显示全部楼层
梅花望青竹 发表于 2013-3-18 13:10
不错的资料,谢谢

:)
GoldSunMonkey 发表于 2013-3-18 17:42 | 显示全部楼层
梅花望青竹 发表于 2013-3-18 13:10
不错的资料,谢谢

:)
您需要登录后才可以回帖 登录 | 注册

本版积分规则

0

主题

10

帖子

1

粉丝
快速回复 在线客服 返回列表 返回顶部