如何正确配置HC32L130E8P的PLL以产生所需的系统时钟频率？

发表于 2024-8-28 19:00

配置PLL时，需要设置输入时钟源（RCH或XTH）、输入频率范围（FRSEL）、倍频系数（DIVN）以及输出频率范围（FOSC）。确保所选的输入时钟源稳定可靠，并根据目标系统时钟频率计算合适的倍频系数。配置完成后，需要等待PLL锁定，并验证输出频率是否符合预期。

发表于 2024-9-10 17:30

配置HC32L130E8P的PLL（锁相环）以产生所需的系统时钟频率，需要按照以下步骤进行。HC32L130E8P是一款低功耗微控制器，其PLL配置涉及到多个寄存器的设置

发表于 2024-9-10 18:34

确定你需要的系统时钟频率（SYSCLK）。假设你需要一个16MHz的系统时钟频率

发表于 2024-9-10 19:42

HC32L130E8P的PLL可以由外部晶振（XTAL）或内部RC振荡器（IRC）提供输入时钟。假设我们选择外部晶振作为PLL的输入时钟源，频率为8MHz

发表于 2024-9-10 20:56

其实，PLL的输出频率由输入时钟频率和倍频系数（PLL_MUL）决定

发表于 2024-9-10 22:03

假设我们需要16MHz的输出频率，输入频率为8MHz，则倍频系数（PLL_MUL）为2

发表于 2024-9-11 08:10

PLL的输出频率还可以通过分频系数（PLL_DIV）进行分频。假设我们不需要分频，即PLL_DIV为1

发表于 2024-9-11 09:33

这个得看时钟树的，这个一般芯片手册里都有，按手册来就行

发表于 2024-9-11 11:23

其实我觉得倍频这个默认就行，默认性能最高最好了

发表于 2024-9-11 13:20

倍频不能乱设置，有些频率是关联的，乱设置容易出问题

发表于 2024-9-11 15:04

这个倍频不是得看芯片支持多少频率吗

发表于 2024-9-29 11:11

不错的文章

发表于 2024-9-30 17:23

确保所选的输入时钟源稳定可靠，并根据目标系统时钟频率计算合适的倍频系数

[技术问答] 如何正确配置HC32L130E8P的PLL以产生所需的系统时钟频率？