问题1、晶振外接的匹配电容大了会怎样？
答：晶振的外接电容越大，晶振的振荡越稳定，但是可能会降低晶振输出频率并增加起振时间，即：造成晶振时钟变慢、起振困难或直接引发晶振不起振。
解释：
在无源晶振起振电路中，晶振的两颗外接电容器会存储更多电荷，即降低电流强度，从而降低电路提供给晶振起振的激励功率（Drive Level）。
注：
但凡需要外接电容的晶振均为无源晶振。另外，注意区分外接电容C1和C2(接地电容，对地电容)并不等同于晶振负载电容(CL)。C1和C2是电路板和包括IC和晶振在内的组件的总电容值。晶体的电阻和旁路电容的损耗是正电阻，IC电源提供的能量是负电阻，正负抵消，晶振才能有稳定的波形输出。
问题2、晶振两端的外接电容起什么作用?
在PCBA上，我们很容易发现晶振的两端通常都会外接两颗电容。这两个电容叫晶振的外接电容，一般区间是6PF~33PF。这两颗外接电容会直接影响晶振输出频率的精度和稳定性。C1和C2是电路板和包括IC 管脚和晶振在内的组件的总电容值。一般情况下，电路板的杂散电容Cs我们按照3~5PF来估算。
不同负载的晶振，要求的外接电容的容值也不一样。晶振这两颗电容需要接地（GND），其原理是实现电容的分压作用，电容值越小，晶振频率越偏正向。同理，电容值越大，晶振频率越偏负向。
举例来看：
晶振参数
标准频率：12.000000MHz
频差：±20PPM
负载电容：12PF
当外接电容是6PF时，我们测出的振荡电路频率可能会偏正向，如12.000666MHz。
当外接电容是20PF时，我们测出的振荡电路频率会偏负向：如11.999666MHz
我们所做的工作就是根据测出的晶振频率频偏程度来选择合适的电容，使晶振在工作中产生的频率尽量靠近中心点，即：12.000000MHz。
在选购无源晶振时，经常会被问到：“您需要多少pF的晶振？” 这里的pF是无源晶振负载电容值的单位，通常用于描述电容的容量大小。
无源晶振（晶体谐振器）需要匹配外部谐振电路才可以输出信号，自身无法振荡。在选择晶体的负载电容时，我们要权衡能量损耗和频率的稳定性。同一封装尺寸的晶体，负载越小，能耗越低。电容的大小影响无源晶振的起振时间、频率稳定度等。
拓展阅读：增加两颗外接电容的作用
1、增加频率稳定
在不同的工作条件下，如电源电压波动或者温度变化，增加两颗电容可以提供更好的谐振频率。
2、补偿频率公差
无源晶振的标称负载电容，通常是一个范围，并非固定值，增加两颗电容可以灵活的调整实际的负载电容，适当补偿频率公差。
3、灵活设计电路
增加两颗电容使电路设计更灵活，工程师可根据实际应用需求来调整谐振回路的特性。
问题3、晶振旁的俩个电容的工作原理？
主要作用是平衡晶振引脚的电感的。因为晶振在高频工作时有寄生电感,为了平衡电感,起到谐振的作用。所以要用两个小电容来平衡电感。一般电容的选20pf–30pf的就可以了。具体的大小请参看晶振厂家提供的数据手册。
芯片晶振引脚的内部通常是一个反相器，芯片晶振的两个引脚之间还需要连接一个电阻，使反相器在振荡初始时处与线性状态，但这个电阻一般集成在芯片的内部，反相器就好像一个有很大增益的放大器，为了方便起振，晶振连接在芯片晶振引脚的输入和输出之间，等效为一个并联谐振回路， 振荡的频率就是石英晶振的并联谐振频率。
晶振旁边的两个电容需要接地，，其实就是电容三点式电路的分压电容，接地点就是分压点，以分压点为参考点，振荡引脚的输入和输出是反相的，但从晶振两端来看，形成一个正反馈来保证电路能够持续振荡。
芯片设计的时候，其实这两个电容就已经形成了，一般是两个的容量相等，但容量比较小，不一定适合很宽的振荡频率范围，所以需要外接两个负载电容。
晶振旁边的负载电容怎么选择？
负载电容需要根据晶振的规格来选择，晶振的规格书都会标示出负载电容的大小，一般都是几pF到几十pF。
假如晶振规格要求用20pF的负载电容，因为两个负载电容是串联的，理论上需要选择两个40pF的负载电容。
实际上MCU内部和PCB的线路上都会有一定的寄生电容，晶振的负载电容=［（C1*C2）/（C1+C2）］+Cic+△C，Cic+△C 为MCU内部电容和PCB线路的寄生电容，一般是35pF，所以，在实际应用中会考虑用30pF36pF的负载电容。
晶振和负载电容布线注意事项
为了让晶振能够可靠、稳定的起振，我们在布线时，需要让晶振和负载电容尽量的靠近芯片的晶振引脚。
————————————————
版权声明：本文为CSDN博主「哄娃睡觉」的原创文章，遵循CC 4.0 BY-SA版权协议，转载请附上原文出处链接及本声明。
原文链接：https://blog.csdn.net/ddidi111/article/details/150400382
|
本帖子中包含更多资源
您需要 登录 才可以下载或查看，没有账号？注册
×
|
