fpga的疑问???

发表于 2012-7-6 19:36

在verylog里面这个(*noprune*)代表什么意思？

gaochy1126 · 发表于 2012-7-6 21:22

用来保持一个或多个component的实例，而不管其输出能否完成映射。一般在没有该指示的情况下，未用输出端口的实例会从EDIF文件中删除

gaochy1126 · 发表于 2012-7-6 21:23

另外问问问题能不能给点分数。
这不会影响你的分数。
只是报答帮你的人

发表于 2012-7-7 12:46

就知道猴哥回来回答，所以就不用给你了！哈哈 3# GoldSunMonkey

发表于 2012-7-7 13:49

就知道猴哥回来回答，所以就不用给你了！哈哈 3# GoldSunMonkey
gaochy1126 发表于 2012-7-7 12:46

以后选悬赏点分数。

他会增加我的排名。哈哈

发表于 2012-7-7 13:49

就知道猴哥回来回答，所以就不用给你了！哈哈 3# GoldSunMonkey
gaochy1126 发表于 2012-7-7 12:46

不会影响你的分数。

发表于 2012-7-7 16:29

金日猴还在意这点悬赏分数？

发表于 2012-7-7 16:53

金日猴还在意这点悬赏分数？
forrest11 发表于 2012-7-7 16:29

:lol太在乎了;P

发表于 2012-7-7 19:48

不在乎了就不是猴哥的风格了！ 8# GoldSunMonkey