21ic电子技术开发论坛 › 单片机与嵌入式系统 › FPGA论坛 › 求助：EDK13.2下PLL输出时钟问题
返回列表 发新帖我要提问

求助：EDK13.2下PLL输出时钟问题

[复制链接]
2426|5
 楼主| salason 发表于 2012-7-20 10:31 | 显示全部楼层 |阅读模式
PLL, 时钟, 信号, 示波器, IO
EDK下调用PLL输出时钟到IO ，用示波器一看，啥信号都么的……
回复

收藏 举报

相关帖子
 楼主| salason 发表于 2012-7-20 10:44 | 显示全部楼层
片子是sp6的 猴哥猴哥
回复

收藏 举报

GoldSunMonkey 发表于 2012-7-21 22:28 | 显示全部楼层
What FPGA?
Which version of ISE?
What's the frequency of the output clock?
回复

收藏 举报

 楼主| salason 发表于 2012-7-23 09:09 | 显示全部楼层
片子是sp6 xc6slx25 软件版本是13.2  外部输入25M时钟调用的是clock_generator生成5个时钟 一个时钟内部用62.5M 另外4个25M时钟输出
回复

收藏 举报

GoldSunMonkey 发表于 2012-7-23 21:02 | 显示全部楼层
输出的时候加BUFG了么？？
如果没加，请试一下。
回复

收藏 举报

益友电子 发表于 2012-7-26 19:29 | 显示全部楼层
飘过学习了
回复

收藏 举报

返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

salason

0

主题

5

帖子

1

粉丝
快速回复 在线客服 返回列表 返回顶部