上位机怎样知道68013A的FIFO已满？

发表于 2012-9-11 22:22

想实现这样的数据通讯：PC（上位机）-->68013A(Slave fifo)-->FPGA

当FPGA没有来得及把FIFO中的数据取走时，即fifo已满，这时上位机程序怎样判断FIFO不能接收数据？请明白人指教，感谢。

发表于 2012-10-18 16:57

如果FPGA没来得及把FIFO中的数据去找，上位机如果又发数据过来，device只能接受，FIFO中的数据会重写。
你可以根据68013 FIFO中满，空等寄存器位判断，从firmware中设置，如果FIFO不为空，device可以向上位机发送出错信息，请host等待。

发表于 2012-10-18 16:58

如果FPGA没来得及把FIFO中的数据去找，上位机如果又发数据过来，device只能接受，FIFO中的数据会重写。
你可以根据68013 FIFO中满，空等寄存器位判断，从firmware中设置，如果FIFO不为空，device可以向上位机发送出错信息，请host等待。

发表于 2012-10-18 16:58

如果FPGA没来得及把FIFO中的数据去找，上位机如果又发数据过来，device只能接受，FIFO中的数据会重写。
是不是可以根据68013 FIFO中满，空等寄存器位判断，从firmware中设置，如果FIFO不为空，device可以向上位机发送出错信息，请host等待。

发表于 2012-10-18 16:59

如果FPGA没来得及把FIFO中的数据去找，上位机如果又发数据过来，device只能接受，FIFO中的数据会重写。
是不是可以根据68013 FIFO中满，空等寄存器位判断，从firmware中设置，如果FIFO不为空，device可以向上位机发送出错信息，请host等待。