Altera FPGA carry chain延时问题

发表于 2012-9-12 18:04

这几天在研究使用carry chain设计时间测量，即Time to Digital Converter;
发现了这么个现象，cyclone II的LAB包含16个Logic Cell，按理说，在同一个LAB内，相邻LC之间的chain delay应该是接近相等，但是，我发现前8个LC和后8个LC之间存在边界，即延时是通常的2倍，这真的是不可思议！！！

不清楚是Quartus 8.0的问题？？？还是FPGA硬件本身的问题？？？

发表于 2012-9-12 18:05

因为是业余爱好，只是simulation；并没有在硬件上evaluation

发表于 2012-9-12 18:59

硬件本身的问题。

发表于 2012-9-12 19:21

本帖最后由 GavinZ 于 2012-9-12 19:22 编辑

那xilinx 的有这个问题么？之前我见过NI的板卡上几乎是xilinx的FPGA，一直疑惑为什么。

发表于 2012-9-13 16:10

你可以也用同样的办法试试哈，嘻嘻

发表于 2012-9-13 17:17

我还发现了更奇怪的问题呢，LUT在不同的equation下，delay差别特别大，达到2倍范围；这是不可理解的，
LUT应该是个RAM，也就是说，delay应当跟RAM里面的内容没关系才符合常理，这真是让人惊讶的发现～～

发表于 2012-9-13 17:18

硬件本身的问题。

发表于 2012-9-13 21:53

进位链有专用的通道啊。

Altera FPGA carry chain延时问题

相关帖子

浏览过的版块

突出贡献奖章

沉静之湖泊

十世金身

技术领袖奖章

终身成就奖章

坚毅之洋流

无冕之王奖章

缘定三生

技术导师奖章