请教一个问题

登录 · 发表于 2012-11-13 17:06

本帖最后由披头士911 于 2012-11-13 17:08 编辑

第一次来21ic，请大家关照哈！！有一个问题，在学清华“模电”书看到这个：

再接着看，不一会后面又遇到这个所谓的低阻回路

我查阅资料，好久了还是搞不懂什么叫低阻回路。话说第一幅图中的T1.T2管子我画图，看出来确实两个管子的pn结电容的连接的电阻确实都很小，我理解了。
但是2图除了 T5-T8组成的电流镜情况和1图相同外，T1 T2 T3 T4组成的共集电路却没有这样的特殊优待啊：结电容连接的电阻没有2图小啊。
这样一来，矛盾了，有木有？

期待解答长久的疑惑！

发表于 2012-11-13 17:26

低阻回路是指这个节点对地的阻抗是低阻。这个定义是个习惯用语吧，用来看极点，电流流向，电容充电等等一些口语化的东西。比如极点更可能出现在高阻节点（或者大电容节点）,别讨论挂负载哈:)
用小信号模型算算从射极，集电极，二极管连接的集电极看进去的阻抗。
你的电路中，T1,T2都是射极看进去的阻抗,T3是二极管连接,T4的集电极是并联T3的低阻，这些都是明显的低阻节点，很难构成低频极点。那个Z点是集电极看进去的阻抗的并联，是高阻节点。

发表于 2012-11-13 17:35

简单说，低阻回路就是加了电流后电压变化低，例如多加了1mA的电流，电压仅上升10mV，那么动态阻抗就是10mV/1mA=10欧，这可以认为就是低阻。这个低阻乘上并联电容，就可以认为是时间常数，因此也比较低。

发表于 2012-11-13 17:42

学习了。

发表于 2012-11-14 14:25

本帖最后由披头士911 于 2012-11-14 14:43 编辑

2# icecell
其他的都懂了，谢谢大家。但是还是有几个问题没懂：
1.为什么2楼说不能讨论挂负载？2.为什么说高阻的点容易是极点？怎么说明或证明？
3.第二幅图的的T1或T2的“同相输入端”至少你不能肯定是高阻抗吧？（除非说上一级的输出电阻接近0）这样一来T1 T2的极间电容不能说是在低阻回路状态吧？

发表于 2012-11-14 16:05

5# 披头士911 不要沉，我还没搞懂！使劲顶

发表于 2012-11-14 16:30

1.大的容性负载下，低阻输出节点也会形成低频极点，因为极点是RC的乘积。这种情况要具体分析。
2.写的口语化了啊，高阻节点形成的是低频极点，我们更关心低频极点。换这样说比如（我们关心的）极点更可能出现在高阻节点（或者大电容节点）,别讨论挂负载哈
3.输入阻抗r，这个节点是于和这点相连的其他的阻抗并联的。你可以认为这个时候我们在讨论的是上一级的输出阻抗，而不是这一级的输入。比如Z点，我们没有算T9,T10的输入，只计算了T6,T8的并联电阻。

发表于 2012-11-14 17:29

7# icecell 嗯，似乎清晰了些。然而最后第三问，书上理解却刚好相反，Z点阻抗是前一级和后一级阻抗并联，见2图红线后面一句话。不过你的观点似乎是说赞成我的猜测：正相输入口的阻抗要考虑上一级阻抗且认为趋于0.没错吧？

发表于 2012-11-14 17:30

好人啊！

发表于 2012-11-14 17:38

icebell让我大长见识，我辈一定发奋图强，呵呵。
然还有一问：是不是果然去如书上所说，所有的电流模电路我们都敢于大胆推测，不存在高阻抗节点呢？这样是不是有些武断呢？

发表于 2012-11-14 17:46

学习了

发表于 2012-11-14 20:41

最好别去死记，实际情况谁也说不清楚，具体问题具体分析吧。

能看出小信号阻抗比较重要，熟了就好了

发表于 2012-11-14 20:49

受教了

发表于 2012-11-15 08:30

12# icecell 8楼还需要你的确认，大侠

发表于 2012-11-15 10:59

3.第二幅图的的T1或T2的“同相输入端”至少你不能肯定是高阻抗吧？没错

射随的输入阻抗很大，这点的阻抗由并联的其他阻抗决定。书上认为是低阻，考虑前级的输出阻抗是低阻。

发表于 2012-11-15 14:13

15# icecell thks a lot！

请教一个问题

本帖子中包含更多资源

相关帖子

浏览过的版块

技术新星奖章

以坛为家

欢快之小溪

社区建设奖章

无冕之王奖章

奔腾之江水

技术导师奖章

十世金身

技术领袖奖章

缘定三生

技术奇才奖章