DM642的GPIO0管脚使用问题

发表于 2009-5-19 13:58

我现在使用DM642的GPIO0的几个管脚和AD进行SPI通信，其中设置为输入的管脚有问题，输入的3.3V高脉冲会被拉低到0.5V，估计是输入阻抗偏低引起的。我是按照文档对GPEN和GPDIR进行了相应的设置，请问还需要设置其它寄存器吗？另：GPIO和AD管脚直连，未加上拉。<br /><br />请使用过DM642的朋友解答一下，谢谢

发表于 2009-5-19 23:00

“输入的3.3V高脉冲会被拉低到0.5V”那应该是GPIO的方向设置错了，和输入的信号有冲突，才会这样子。

发表于 2009-5-21 20:15

DM642的GPIO0管脚使用问题

相关帖子

RE

我觉得看电压你是输出变输入了!

浏览过的版块

以坛为家

技术高手奖章

精华达人奖章

技术导师奖章

常驻人口

突出贡献奖章