21ic电子技术开发论坛 › 单片机与嵌入式系统 › FPGA论坛 › 如何把普通管脚约束到全局时钟网络上去？ ...
返回列表 发新帖我要提问

如何把普通管脚约束到全局时钟网络上去？

[复制链接]
2118|1
 楼主| cuianbin 发表于 2012-11-21 11:14 | 显示全部楼层 |阅读模式
管脚, 网络, 时钟, AC, 信号
FPGA 要检测一个100Khz的时钟信号，把这个信号接到普通IO口上了（板子已经定型）看了下综合后的报告，这个时钟信号没有走全局时钟网络，我想把它约束到全局时钟网络上 应该怎么办？
[

本帖子中包含更多资源

您需要 登录 才可以下载或查看，没有账号？注册

×
回复

收藏 举报

相关帖子
GoldSunMonkey 发表于 2012-11-21 21:04 | 显示全部楼层
那么办法了，只能看看能不能走一个时钟的东西，上到全局网络中。
回复

收藏 举报

返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

cuianbin
个人签名：来到这个论坛，乐于分享，好好学习！！

86

主题

439

帖子

5

粉丝
快速回复 在线客服 返回列表 返回顶部