触发电压是如何定义

[复制链接]
2030|19
 楼主| renyaq 发表于 2013-3-14 19:10 | 显示全部楼层 |阅读模式
就是上升沿触发它的触发电压是如何定义的?
 楼主| renyaq 发表于 2013-3-14 19:11 | 显示全部楼层
是不是要达到VCC的90%才会触发?
zwll 发表于 2013-3-14 19:17 | 显示全部楼层
好像还有个时间要求吧
 楼主| renyaq 发表于 2013-3-14 19:18 | 显示全部楼层
比如说TTL电平,是不是要5*90%=4.5V以上才算有一个触发呢?
chuxh 发表于 2013-3-14 19:19 | 显示全部楼层
TTL我记得是2V左右吧
chuxh 发表于 2013-3-14 19:19 | 显示全部楼层
CMOS的要高
juventus9554 发表于 2013-3-14 19:20 | 显示全部楼层
问这个干吗
 楼主| renyaq 发表于 2013-3-14 19:21 | 显示全部楼层
想排除干扰
llljh 发表于 2013-3-14 19:21 | 显示全部楼层
datasheet 上没有吗
 楼主| renyaq 发表于 2013-3-14 19:22 | 显示全部楼层
要这个明确的定义
司徒老鹰 发表于 2013-3-14 19:24 | 显示全部楼层
看datasheet上的Vih
5V的TTL的Vih至少要2V,CMOS要3.5V。
不是达到这个值才会触发,而是达到这个值才是可靠的高电平,就单个器件来说,可能不到这个值就触发了。
houcs 发表于 2013-3-14 19:24 | 显示全部楼层
2V 以上为高,0.8V以下为低.
liuzaiy 发表于 2013-3-14 19:25 | 显示全部楼层
应该是从低电平到高电平的一个变化过程,高/低电平的定义一般datasheet 都有.
这个,还需要一个时间,一般是几个CLK.
yinxiangh 发表于 2013-3-14 19:26 | 显示全部楼层
有些IC对边沿陡峭程度比较敏感,如果是单片机的话一般都是由采样电路实现的,对边沿不敏感
pangb 发表于 2013-3-14 19:27 | 显示全部楼层
边沿触发,是要看边沿时刻前后的保持时间和建立时间的
电压满足电平标准就可以了
chenjunt 发表于 2013-3-14 19:27 | 显示全部楼层
看datasheet,Vih,到达这个数就稳定触发内部的触发器采样。
 楼主| renyaq 发表于 2013-3-14 19:28 | 显示全部楼层
嗯,我知道了~
 楼主| renyaq 发表于 2013-3-14 19:29 | 显示全部楼层
先结贴了
huanghongxing 发表于 2013-3-14 23:06 | 显示全部楼层
对于不同芯片触发电压有时是不一样的
leehk88 发表于 2013-3-15 17:17 | 显示全部楼层
一定要看datasheet的触发电压 , 每个元件都不盡相同的 .
您需要登录后才可以回帖 登录 | 注册

本版积分规则

700

主题

10138

帖子

4

粉丝
快速回复 在线客服 返回列表 返回顶部