这样的时钟怎么产生？

登录 · 发表于 2013-8-7 20:45

本帖最后由 wyr23 于 2013-8-7 21:17 编辑

实际需要使用的clk_in为5MHz
LVDS_clk为50MHz，他们的之间的相位关系见附件图（附件图是12倍关系，实际使用是10倍关系）；
不管clk_in ，LVDS_clk 为多少，对他们的要求为两个：
1） LVDS_clk 为clk_in的10倍；
2）LVDS_clk ，clk_in 时钟上升沿偏移量不超过1ns；
请教高手，这两个时钟怎么生成，很烦恼？用FPGA的话，担心时钟质量不好

发表于 2013-8-7 21:02

图上是12倍的关系，楼主实测怎么是10倍？

发表于 2013-8-7 21:05

图上只是示例，是应用时需要clk_in和LVDS_in之间时钟偏移不超过1ns

发表于 2013-8-8 21:03

高手来指点指点吧

这样的时钟怎么产生？

本帖子中包含更多资源

相关帖子

浏览过的版块

永恒之光奖章

坚毅之洋流

十世金身

技术领袖奖章