21ic电子技术开发论坛 › 综合技术交流 › EDA 技术 › 新手请教一个VHDL程序的设计思路
返回列表 发新帖我要提问

新手请教一个VHDL程序的设计思路

[复制链接]
2545|1
 楼主| felixmj 发表于 2009-5-26 17:04 | 显示全部楼层 |阅读模式
VHDL程序, 时钟, 信号, 时钟信号, 同步复位
做一个时钟同步复位<br /><br />已知时钟信号输入，求一个复位输出，要求输出宽度可控&nbsp;范围在1ms~1000ms之间
回复

收藏 举报

相关帖子
41dean 发表于 2009-5-29 10:01 | 显示全部楼层

做个定时就可以，好好看看书吧

  
回复

收藏 举报

返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

felixmj

1

主题

1

帖子

0

粉丝
快速回复 在线客服 返回列表 返回顶部