21ic电子技术开发论坛 › 综合技术交流 › EDA 技术 › 各路大神，FPGA内部时钟能达到1.5625GHz吗？ ...
返回列表 发新帖我要提问

[FPGA] 各路大神，FPGA内部时钟能达到1.5625GHz吗？

[复制链接]
2238|4
 楼主| ywbyt 发表于 2014-1-10 22:25 | 显示全部楼层 |阅读模式
FPGA, 内部时钟, 5ghz, PLL, 数据流
各路大神，FPGA内部时钟能达到1.5625GHz吗？如输入时钟156.25MHz，经过pll等倍频到1.5625GHz？因为要处理100G的数据流，数据位宽为64位，就需要这么大的频率。
回复

收藏 举报

相关帖子
gaochy1126 发表于 2014-1-15 16:12 | 显示全部楼层
这个应该不能的，DSP可以的。
回复

收藏 举报

gaochy1126 发表于 2014-1-15 16:12 | 显示全部楼层
你试试xilinx的  V5性能还不错的。
回复

收藏 举报

294897997 发表于 2014-4-25 16:02 | 显示全部楼层
这个你需要看下datasheet了，我记得v4的理论最大时钟是500M，实际上还达不到这个标准，平时的粗犷式设计达到200M以上就不错了
回复

收藏 举报

chencsw 发表于 2014-5-4 13:37 | 显示全部楼层
楼上说的对
何必要频率上这高
采用并行处理，pipeline处理  就不需要这么高的频率了
回复

收藏 举报

返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

ywbyt

1

主题

1

帖子

0

粉丝
快速回复 在线客服 返回列表 返回顶部