fpga ddr2 初始化异常

发表于 2014-1-20 22:39

我的板子上DDR2本来开始是可以初始化的，后面突然不能初始化了，检查文件发现有多处时序未达到要求，主要是 dqs 的是不是这个引起不能初始化了呢我是用两片 MT47H128M16 组成32bit 的颗粒片子是 v5 95t 后面发现用 ip核心自己带的ucf 可以通过没有时序错误但用我的ucf 就不能通过时序不满足这是什么原因呢

发表于 2014-1-21 09:51

DDR初始化只与时钟和复位信号相关。你可以先重点排查这块，应该和输出的时序不过关系不大

发表于 2014-1-21 15:28

这个和芯片有关系，你的分配应该不是tiles，管脚可不是认识分配的

fpga ddr2 初始化异常

相关帖子

浏览过的版块

技术奇才奖章

伴坛终老

涓涓之细流

技术高手奖章

常驻人口

甘甜之泉水