21ic电子技术开发论坛 › 单片机与嵌入式系统 › FPGA论坛 › 时序约束的问题
返回列表 发新帖我要提问

时序约束的问题

[复制链接]
1292|5
 楼主| 3008202060 发表于 2014-7-28 10:16 | 显示全部楼层 |阅读模式
时序, ck, AC
请问下，在图中出现了slack为负的情况，如何解决啊

本帖子中包含更多资源

您需要 登录 才可以下载或查看，没有账号？注册

×
回复

收藏 举报

相关帖子
 楼主| 3008202060 发表于 2014-7-28 10:17 | 显示全部楼层
自己顶一下 谢谢啊
回复

收藏 举报

sahh 发表于 2014-7-28 18:24 | 显示全部楼层
点右边红色的内容，然后右键，report timing，查一下是哪些路径。
回复

收藏 举报

zhaojingzb 发表于 2014-7-29 08:50 | 显示全部楼层
查看不满足时序的路径， 分析一下原因，对症解决
回复

收藏 举报

 楼主| 3008202060 发表于 2014-7-29 22:58 | 显示全部楼层
sahh 发表于 2014-7-28 18:24
点右边红色的内容，然后右键，report timing，查一下是哪些路径。

这里咋看路径啊 是还要自己在from clocks，targets里面设置吗

本帖子中包含更多资源

您需要 登录 才可以下载或查看，没有账号？注册

×
回复

收藏 举报

 楼主| 3008202060 发表于 2014-7-29 22:59 | 显示全部楼层
zhaojingzb 发表于 2014-7-29 08:50
查看不满足时序的路径， 分析一下原因，对症解决

咋看不满足时序的路径啊？ 谢谢
回复

收藏 举报

返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

3008202060

48

主题

200

帖子

1

粉丝
快速回复 在线客服 返回列表 返回顶部