21ic电子技术开发论坛 › 综合技术交流 › 电子技术交流论坛 › PCIe 布线要求

PCIe 布线要求

[复制链接]

1008|0

楼主| lovelytp 发表于 2015-6-18 14:25 | 显示全部楼层 |阅读模式

PCIe, 布线, 时钟, 缓冲器, 发生器

PCIe 布线的参考时钟体系结构

以蓝色突出显示的终端（上图）对 Si Labs PCIe 时钟发生器和缓冲器不适用。 PCIe 时钟发生器和时钟缓冲器中所提供的满足 PCIe 布线要求的工具： 1 . V DIFF_MAX 可变，能够增大以补偿电缆损耗 / 衰减。
2 . 可以调整 CLK+ 和 CLK - 之间的偏差以补偿时钟对之间的所有阻抗不匹配（减少回环）。
3 . 抖动的容限超过 50% 。

收藏0 举报

相关帖子

• 跨时钟异步处理（从快到慢）的Verilog代码
• GD32E231
• Xilinx高性能NVMe Host控制器IP+PCIe 3.0软核IP，纯逻辑实现，AXI4和AXI4-Stream DMA
• 定时器捕获信号时出现偶尔跳变，怀疑配置细节未完全到位导致
• USB设备偶尔枚举失败，连接不稳定，怀疑时序或者硬件布线问题
• CAN总线偶尔出现莫名的错误帧
• I2C总线传输时速率忽快忽慢像在犹豫
• NVMe高速传输之摆脱XDMA设计21: TLP读处理优化
• SPI从机模式下偶尔死锁，像等不到信号
• 基于PCIe（XDMA）的1-32路信号采集与回放子系统, 视频、AD、光纤，支持PR over PCIe

返回列表发新帖

lovelytp

16 主题	18 帖子	1 粉丝

关注
私信

PCIe 布线要求

相关帖子

浏览过的版块