21ic电子技术开发论坛 › logic › 相关帖子
logic 标签:

logic

最新发表 / 热门讨论

 版块 作者 回复/查看 最后发表
cache coherency logic，为什么只把Dcache复制到tag，而不复制Icache？
CACHE ，logic ，dc ，core ，指令
新手园地 爱德华复制手 2018-9-10 0 323 爱德华复制手 2018-9-10 20:20
Clock_info03a问题comblogic
COM ，logic ，ck ，mb ，Constrained
新手园地 スモモ 2018-9-10 0 268 スモモ 2018-9-10 17:36
scan 时 memory 或者 macro 的output 怎么处理？
CAN ，MACRO ，memory ，Output ，logic
新手园地 车水马龙 2018-9-10 0 386 车水马龙 2018-9-10 16:56
DFT 产生的RTL test logic 的综合问题
TEST ，RTL ，logic ，Input ，npu
新手园地 冰糖炖雪梨 2018-9-10 0 407 冰糖炖雪梨 2018-9-10 16:48
请问warning中fram lib_cell的pg_type属性如何查看
warning ，FRAM ，ce ，ic ，logic
新手园地 香菇选手 2018-9-10 0 377 香菇选手 2018-9-10 16:04
有用过Cirrus Logic 的WM8231的朋友吗？
Cirrus ，logic ，spi ，pi ，通信
电子技术交流论坛 wozaihuayu 2018-7-16 0 846 wozaihuayu 2018-7-16 16:23
有用过Cirrus Logic 的WM8231的朋友吗？
Cirrus ，logic ，spi ，pi ，通信
模拟技术论坛 wozaihuayu 2018-7-16 0 883 wozaihuayu 2018-7-16 16:22
程序求大神注释
ST ，logic ，ic ，VECTOR ，ck
FPGA论坛 晨末世今 2018-5-24 4 1919 panjunren 2021-12-10 16:45
有用过AGM和ANLOGIC两家公司FPGA的吗？
AN ，FPGA ，logic ，ST ，TE
FPGA论坛 不爱说话 2018-1-30 2 4999 ICerFPGA 2018-5-17 13:47
玩转VHDL018-仿真结果写入文件 attachment
仿真 ，VHDL ，ST ，ic ，logic
FPGA论坛 ucx 2018-3-7 2 1749 ucx 2021-5-20 13:42
Datalogic Matrix 300™二维扫描器
logic ，matrix ，扫描器 ，控制 ，电子
供需广告 ivysun2018 2018-5-8 0 668 ivysun2018 2018-5-8 20:58
求给程序注释一下...急用...
ST ，logic ，ic ，VECTOR ，ck
FPGA论坛 晨末世今 2018-5-24 3 1517 ucx 2018-5-25 22:57
求大神解释储物柜电子密码程序VHDL
VHDL ，电子 ，logic ，ic ，ST
FPGA论坛 ak26843232656 2018-5-26 5 1250 lihui567 2018-6-1 11:31
得利捷 Matrix 300二维扫描器
matrix ，扫描器 ，logic ，ic ，条形码
供需广告 ivysun2018 2018-5-27 5 1287 ivysun2018 2018-9-2 20:57
音频DAC推荐
DAC ，音频 ，Cirrus ，kHz ，logic
电子技术交流论坛 numLiu 2018-9-19 6 1876 jason02 2021-2-2 11:07
How to simulate analog input to ADC0 pin on logic analyzer
ADC ，TE ，simul ，pi ，logic
新手园地 一片混沌 2018-9-9 0 314 一片混沌 2018-9-9 07:38
How to simulate analog input to ADC0 pin on logic analyzer ?
ADC ，TE ，simul ，pi ，logic
新手园地 一亚麻怡 2018-9-9 0 470 一亚麻怡 2018-9-9 09:42
clock gate 和 clock logic 有什么区别？
logic ，TE ，ic ，ck
新手园地 过期账户 2018-9-10 0 137 过期账户 2018-9-10 13:14
用flip-flop和logic-gate设计一个1位加法器，输入carryin和current-stage，输出carryout和next-stage？
Current ，logic ，加法器 ，TE ，Stage
新手园地 没名字的人 2018-9-11 0 620 没名字的人 2018-9-11 11:02
物理综合DCG解密中，logic 长度为什么差这么多？
logic ，解密 ，ic ，dc
新手园地 白鹭hu 2018-9-11 0 227 白鹭hu 2018-9-11 11:48
12345678910... 28下一页
在线客服