21ic电子技术开发论坛 › logic › 相关帖子
logic 标签:

logic

最新发表 / 热门讨论

 版块 作者 回复/查看 最后发表
VHDL语言中字符串不定态位如何表示
vhdl语言 ，字符串 ，cis ，logic ，ST
FPGA论坛 zhulin 2019-10-8 0 754 zhulin 2019-10-8 11:37
怎么添加current logic analyzer signals
analyzer ，Signals ，Current ，logic ，PWM输出
新手园地 电员师 2019-11-13 0 552 电员师 2019-11-13 20:46
求助 keil 4 logic analyzer 波形不能自己走动
analyzer ，keil ，logic ，CAN ，keil4
新手园地 稻花香1号 2019-11-22 0 404 稻花香1号 2019-11-22 17:04
PADS新建logic项目
logic ，pads ，矩形
新手园地 冰糖炖雪梨 2019-11-24 0 320 冰糖炖雪梨 2019-11-24 07:50
在仿真PWM时配置setup logic analzer signals提示unknown signal
logic ，PWM ，setup ，仿真 ，Signals
新手园地 第三章 2019-11-24 0 408 第三章 2019-11-24 20:34
How to simulate analog input to ADC0 pin on logic analyzer
ADC ，TE ，simul ，pi ，logic
新手园地 一片混沌 2018-9-9 0 314 一片混沌 2018-9-9 07:38
How to simulate analog input to ADC0 pin on logic analyzer ?
ADC ，TE ，simul ，pi ，logic
新手园地 一亚麻怡 2018-9-9 0 369 一亚麻怡 2018-9-9 09:42
clock gate 和 clock logic 有什么区别？
logic ，TE ，ic ，ck
新手园地 过期账户 2018-9-10 0 137 过期账户 2018-9-10 13:14
请问warning中fram lib_cell的pg_type属性如何查看
warning ，FRAM ，ce ，ic ，logic
新手园地 香菇选手 2018-9-10 0 377 香菇选手 2018-9-10 16:04
DFT 产生的RTL test logic 的综合问题
TEST ，RTL ，logic ，Input ，npu
新手园地 冰糖炖雪梨 2018-9-10 0 306 冰糖炖雪梨 2018-9-10 16:48
scan 时 memory 或者 macro 的output 怎么处理？
CAN ，MACRO ，memory ，Output ，logic
新手园地 车水马龙 2018-9-10 0 386 车水马龙 2018-9-10 16:56
Clock_info03a问题comblogic
COM ，logic ，ck ，mb ，Constrained
新手园地 スモモ 2018-9-10 0 268 スモモ 2018-9-10 17:36
cache coherency logic，为什么只把Dcache复制到tag，而不复制Icache？
CACHE ，logic ，dc ，core ，指令
新手园地 爱德华复制手 2018-9-10 0 323 爱德华复制手 2018-9-10 20:20
用flip-flop和logic-gate设计一个1位加法器，输入carryin和current-stage，输出carryout和next-stage？
Current ，logic ，加法器 ，TE ，Stage
新手园地 没名字的人 2018-9-11 0 620 没名字的人 2018-9-11 11:02
物理综合DCG解密中，logic 长度为什么差这么多？
logic ，解密 ，ic ，dc
新手园地 白鹭hu 2018-9-11 0 227 白鹭hu 2018-9-11 11:48
VHDL课程设计：四位电子密码锁（附答辩PPT） attach_img
VHDL ，电子密码锁 ，ST ，ic ，logic
FPGA论坛 远程烧录联盟 2020-12-15 0 1117 远程烧录联盟 2020-12-15 15:59
saleae logic 怎么抓取分析QSPI 四线SPI时序呢
logic ，spi ，时序 ，协议解析
仪器仪表 xiaofei558008 2020-12-22 0 1214 xiaofei558008 2020-12-22 10:41
玩转VHDL-025 字符串转换为std_logic_vector输出
logic ，VECTOR ，VHDL ，字符串 ，ST
FPGA论坛 ucx 2021-3-8 0 1062 ucx 2021-3-8 12:25
GD支不支持keil上的logic analyser功能
analys ，keil ，logic ，se ，ST ，STM
电子技术交流论坛 lxy962301 2021-12-22 0 2296 lxy962301 2021-12-22 12:13
PADS VX 2.4 在logic下点击工具选项时发生严重的错误 attach_img
pads ，PADS VX ，PADS Logic ，logic ，AC
PCB技术 icom21 2022-1-18 0 1581 icom21 2022-1-18 20:42
1 ...202122232425262728下一页
在线客服
2025 版权所有
京ICP备11013301号

京公网安备 11010802024343号
在线客服