21ic电子技术开发论坛 › setup › 相关帖子
setup 标签:

setup

最新发表 / 热门讨论

 版块 作者 回复/查看 最后发表
PSEL = 0时APB3从机响应
pse ，AD ，setup ，pen ，BLE
新手园地 喷水壶 2018-9-9 0 247 喷水壶 2018-9-9 12:48
请问能讲解下吗
IO ，setup ，vi ，TI ，se
新手园地 白板就是这个 2018-9-10 0 208 白板就是这个 2018-9-10 13:24
为什么一般先修setup后修hold
setup ，se ，ST
新手园地 白板就是这个 2018-9-10 0 272 白板就是这个 2018-9-10 16:28
大驱动会不会导致大delta delay，最后setup/hold conflict？
ICT ，setup ，dc ，AD
新手园地 电员师 2018-9-11 0 242 电员师 2018-9-11 07:08
N7的 setup/hold uncertianty大概是多少ps？
setup ，TI ，ps ，ce ，AN
新手园地 道子 2018-9-11 0 198 道子 2018-9-11 07:10
ASIC设计流程中什么时候修正Setup time violation 和Hold time violation?
setup ，vi ，TI ，IO ，ASIC设计
新手园地 求关注啊 2018-9-11 0 435 求关注啊 2018-9-11 12:08
给了reg的setup，hold时间，求中间组合逻辑的delay范围?
setup ，se
新手园地 肉坨坨 2018-9-11 0 314 肉坨坨 2018-9-11 12:20
决定最大时钟的因素以及表达式?
时钟 ，tc ，ck ，setup ，时序
新手园地 求关注啊 2018-9-11 0 248 求关注啊 2018-9-11 12:24
FPGA基础--绘制时序图
FPGA ，时序图 ，信号 ，XILINX ，FIFO ，setup
EDA 技术 gaochy1126 2021-6-29 0 9991 gaochy1126 2021-6-29 21:06
virtual box setup guest additons
Box ，Virtual ，ST ，setup ，AD ，ge
电子技术交流论坛 deet1 2021-8-14 0 2294 deet1 2021-8-14 22:58
FPGA图解Setup Time时序余量计算.zip attachment
FPGA ，setup ，时序 ，TI ，ip
FPGA论坛 雷北城 2021-9-8 0 2751 雷北城 2021-9-8 15:53
夏宇闻老师书第三部分第9个练习的问题 attach_img
TI ，setup ，TE ，ITE ，WRITE ，se
FPGA论坛 比神乐 2023-6-15 0 1806 比神乐 2023-6-15 14:56
1 ...2345678910
在线客服