标签: | 怎么用virtex7产生的一个ip核控制2个ddr3 | FPGA论坛 | tianyakeliu6 2013-11-13 | 0 1082 | tianyakeliu6 2013-11-13 20:32 |
|---|---|---|---|---|
| DDR3控制问题 | 万利电子 | hsbjb 2013-10-28 | 5 1171 | comeon201208 2013-11-10 20:46 |
| vivado使用遇到问题，求解答。 | FPGA论坛 | zw8382231 2013-8-18 | 0 1890 | zw8382231 2013-8-18 18:46 |
| 关于回读：Bram内容与impact.bin的关系 | FPGA论坛 | dicder 2013-1-29 | 3 2395 | mm7989680 2019-8-10 09:49 |
Virtex7-2000T 独家资料
|
FPGA论坛 | Oxygen.Chu 2012-6-26 | 5 1637 | Oxygen.Chu 2012-6-26 14:18 |
| 在仿真Virtex7系列FPGA的TEMAC的IP核时候出现错误 | FPGA论坛 | dingning123 2014-3-25 | 0 1002 | dingning123 2014-3-25 15:05 |
扫码关注
21ic 官方微信
扫码关注
嵌入式微处理器
扫码关注
21ic项目外包
扫码关注
21ic视频号
扫码关注
21ic抖音号
