ddr3 的app 接口仿真问题
2013-12-3 08:30
- FPGA论坛
- 5
- 2027
非常感谢你的回答
DDR3的APP接口发送命令问题
2014-11-20 09:18
- FPGA论坛
- 9
- 2709
你好，你说的对，是从200地址开始写数据有效的，那200地址前面的地址启不是没有用了？如果要应用到实际的 ...
如图 在81.44ns发送的写数据app_wdf_data=0000020，在81.55ns才发送相应的写地址app_addr=0000020（前提 ...
从example design的APP接口时序仿真图中貌似我看不出来发送的地址和数据之间存在什么关系 ...
你好，我感觉IP核的用户手册介绍的不是很详细，我还有个问题想问一下如下图
当app_en=1,app_rdy=1时发送 ...
利用CHIPSCOP进行DDR3控制器内部信号观测的问题
2013-12-4 16:54
- FPGA论坛
- 1
- 1429
下载到FPGA里面 输出的信号都为0，是不是因为外接输入sys_rst信号被拉低的原因，sys_rst信号我看了一下，这 ...
我自己写了一个APP接口的驱动程序，在modelsim里面仿真的时候读写都正常，将驱动程序和控制器程序下载到FPG ...
DDR3 app接口读写数据命令问题
2014-7-13 11:17
- FPGA论坛
- 1
- 1397
如何正确利用chipscope观察DDR3控制器内部的信号
2014-11-20 16:38
- FPGA论坛
- 3
- 2005
DDR3 MIG读写数据问题
2017-5-2 15:34
- FPGA论坛
- 14
- 8542
用chipscop 观察ddr3 mig 的输出端口问题
2016-5-8 18:10
- FPGA论坛
- 4
- 2074
在仿真Virtex7系列FPGA的TEMAC的IP核时候出现错误
2014-3-25 15:05
- FPGA论坛
- 0
- 1095
2
3
近期访客