DDR3 MIG读写数据问题
2017-5-2 15:34
- FPGA论坛
- 14
- 7953
谁能告诉我init_calib_complete被拉高之后，应该先写多少个数据，再对其进行读
init_calib_complete被拉高 ...
你说的对，应该是这个意思，我还想问一下，我在给app_addr=0000000到app_addr=0003ff之间写数据的时候， ...
用户指南上说 地址和数据的最大延迟为两个周期，我看例子上在写一行数据时app_addr=0000200之前根本不满 ...
用户指南上说 地址和数据的最大延迟为两个周期，我看例子上在写一行数据时app_addr=0000200之前根本不满 ...
帮帮我吧，每天就我自己在实验室研究这个，我是实在没办法了！
DDR3不是有8个bank，每个bank有14行，10列吗？我所说的行是14行中的一行。我不知道row和视频行是什么意思 ...
大家好，我有两个问题，麻烦大家帮帮忙
问题1：DDR3在进行读写数据的时候，一般是先写完一行再读一行，还是 ...
如何正确利用chipscope观察DDR3控制器内部的信号
2014-11-20 16:38
- FPGA论坛
- 3
- 1900
DDR3 app接口读写数据命令问题
2014-7-13 11:17
- FPGA论坛
- 1
- 1261
ddr3 的app 接口仿真问题
2013-12-3 08:30
- FPGA论坛
- 5
- 1746
DDR3的APP接口发送命令问题
2014-11-20 09:18
- FPGA论坛
- 9
- 2473
利用CHIPSCOP进行DDR3控制器内部信号观测的问题
2013-12-4 16:54
- FPGA论坛
- 1
- 1287
用chipscop 观察ddr3 mig 的输出端口问题
2016-5-8 18:10
- FPGA论坛
- 4
- 1856
在仿真Virtex7系列FPGA的TEMAC的IP核时候出现错误
2014-3-25 15:05
- FPGA论坛
- 0
- 1017
2
3
近期访客