fpga时钟输出
2013-1-23 22:04
- FPGA论坛
- 4
- 2377
正常
fpga输出时钟
2013-1-25 08:12
- FPGA论坛
- 12
- 4041
看看这个时钟的最大值，最小值满不满足ADC时钟输入要求。
直流偏置是有的。 ...
xilinx FPGA加载程序是IO口是什么电平 能设置吗？
2015-3-27 19:41
- FPGA论坛
- 32
- 9525
Spartan-6 FPGA Configuration User Guide 上说明的。
HSWANEN是FPGA一个特殊的IO，硬件上可以接高电平逻辑1，也可以接低电平逻辑0。
HSWANEN = 1 IO三态
HSWAN ...
成功的开始最重要！FPGA入门心得
2013-1-24 23:18
- FPGA论坛
- 41
- 5067
......
......
呵呵，
双流， 支持11n， 有3个TX发射 每个TX各有一个独立的PA
还好，3个PA各推到21dbm，
理想的室外环境，1.5KM，定向天线，120度扇区
请大家一个关于HDMI兼容性的问题
2013-1-26 14:33
- FPGA论坛
- 10
- 2291
查你的HDMI时序符不符合协议标准。
V1.3?
做过HDMI转SDI的朋友请进
2013-1-21 08:02
- FPGA论坛
- 10
- 3323
尝试下面办法来定位在哪：
DDS原理在FPGA中产生1KHZ数字正弦信号(也可以多测几个不同的频率，高的低的都可 ...
HDMI TO SDI SDI TO HDMI SD HD FULL HD(3G)都做过。
是不是每隔一小段时间就有噪音？ ...
用嵌入式同步信号FVH怎么生成隔行场同步信号
2013-1-21 07:57
- FPGA论坛
- 3
- 2130
需重新转下，嵌入式同步信号和分离式同步信号时序不一样，
关于fpga的简单问题
2013-1-29 21:16
- FPGA论坛
- 18
- 2574
......
请教几个IP核的问题
2013-1-23 15:03
- FPGA论坛
- 42
- 6327
"chip的时钟延迟和fpga的时钟延迟不同.相同的ip时钟频率fpga只能跑1/10"
呵呵，这是因为底层结构不同，FPG ...
1，IP核分硬核，固核，软核三类
硬核：版图级IP，如FPGA的片上ARM，xilinx 的MIG(DDR控制器)
固核：网表级I ...
成功解决FPGA设计时序问题的三大要点
2014-9-16 22:36
- FPGA论坛
- 14
- 2308
......
基于FPGA的B超数字图像实时采集系统
2013-3-26 21:59
- FPGA论坛
- 10
- 2335
......
FPGA中竞争冒险问题的研究
2013-1-20 22:02
- FPGA论坛
- 10
- 2462
......
2
3
近期访客