求解verilog
2012-12-13 16:28
- FPGA论坛
- 15
- 2508
;P
高清图像处理中FPGA的作用
2012-12-7 09:45
- FPGA论坛
- 2
- 2285
:)
猴哥，下午是您讲课吗？
2013-1-22 18:53
- FPGA论坛
- 16
- 2518
:)
FPGA+DSP多通道数据采集和处理电路的时钟分配问题
2012-12-9 13:07
- FPGA论坛
- 14
- 3642
在上图中注意几点：
1，时钟芯片所有输出需同步。
2，驱动芯片的延时需要关注，不要太大。
3，如果你新选的 ...
图是一个时钟部分的系统结构图。
时钟芯片：TI，cdce62005(可编程)，5对lvds或10个单端，也可以组合使用。
时钟驱动芯片：TI，CDCLVC11xx系 ...
晶振直接给ADC FPGA DSP时钟不是很好，建意用时钟芯片或时钟驱动芯片。
1，同源。
2，输出给各个器件的时钟 ...
請問一下要怎麼連結ISE 14.1 跟modelsimSE-64 10.1c
2012-12-6 09:18
- FPGA论坛
- 2
- 2296
1，ISE属性中设置modelsim的路径
2，在工程属性中将仿真工具设为modelsim
verilog 不可综合语句
2012-12-6 21:32
- FPGA论坛
- 11
- 2492
initial 表初值时，确实可以综合，这个取决于综合器性能
:)
怎样得到这样的4倍频
2013-1-24 23:20
- FPGA论坛
- 27
- 6814
:)
FPGA中数据如何高速传到DSP
2014-5-27 15:13
- FPGA论坛
- 14
- 2470
:)
求FPGA开发板，推荐?
2012-12-6 07:54
- FPGA论坛
- 4
- 1847
:)
怎么用ise9.1i自动调用modelsim6.0进行vhdl仿真
2012-12-16 16:29
- FPGA论坛
- 10
- 2290
仿真时，点的模块是什么？不要选被测试模块，需选testbench
FPGA IO 输出输出电阻
2012-12-4 17:33
- FPGA论坛
- 8
- 3196
:)
基于FPGA的一种高速图形帧存设计
2012-12-4 13:09
- FPGA论坛
- 8
- 1893
:)
FPGA寄存器的初始值是什么?
2013-4-9 23:52
- FPGA论坛
- 8
- 2776
:)
求方案推荐
2012-12-7 19:36
- FPGA论坛
- 7
- 2426
:)
玩FPGA的都是土豪啊！！！
2012-12-21 09:40
- FPGA论坛
- 20
- 4527
;P
mig初学者
2012-12-4 11:27
- FPGA论坛
- 7
- 2216
:)
2
3
近期访客