FPGA设计高级技巧Xilinx篇（前十送分）
2012-5-29 10:37
- FPGA论坛
- 49
- 5872
切，说话不算数，不够大气，
because of：
1，标题写的是前10送分，现在好象楼主的对自己括号中的强调注明 ...
坚决顶起，我顶....
嘻嘻，楼主呢，快快结帖哈，等的我心都快碎了......
激动啊，......
在顶一下，不能让这帖沉了，
:lol ...
:lol，在顶一个，闪人，收工，
:victory:
惨了，中间被占了一楼啊，嘻嘻，10楼的好快啊
嘻嘻，占满10楼，收工，:lol
楼主，谢啦，楼主一言九鼎啊，前10送分的啊，
嘻嘻 ...
10楼，我来啦，在顶一个，继续，在顶，顶顶.....
继续，go on，努力占楼，多多得分，楼主好人啊
MIG3.8 ISE13.2 的时钟问题
2012-8-20 22:09
- FPGA论坛
- 12
- 5346
记得好象更底层的结构有关，查看两个方面的DS：
1，你所用目标芯片的关于时钟树结构的datasheet
2，DDR的手 ...
求32位/16位除法器verilog程序
2012-6-5 21:43
- FPGA论坛
- 13
- 11645
有IP的
用FPGA做车牌识别 图像帧缓存怎么做？
2012-9-29 08:31
- FPGA论坛
- 15
- 4048
看设计，看算法，等等，没有什么是不能实现的，也不是什么都能实现的，
需不需要两片存储，不同设计不同算 ...
在FPGA平台上能实现高清信号的实时解码吗？
2012-6-29 18:29
- FPGA论坛
- 12
- 2407
1080P也分的啊，24P25P30P，只能算普通高清，50P60P才是full HD，
FPGA芯片也看的，在低端芯片上实现个264 ...
看设计，看算法复杂度，等等，没有什么不能实现的，也不是什么都能实现的，嘻嘻 ...
ip core 中dds 怎么用？
2012-8-4 18:32
- FPGA论坛
- 13
- 3495
生成IP时，查看相应IP的datasheet上面有说明的
有谁用FPGA做过VGA显示任意直线的?
2012-6-7 10:00
- FPGA论坛
- 5
- 2655
看要实现的复杂程度，简单的还是有其他办法的
各位高手，现在有一个1ns的窄脉冲，不知道该怎么检测出来
2024-1-22 10:11
- FPGA论坛
- 17
- 8334
检测出来做什么？类似与在一定时间内检测有多少个这样的窄脉冲个数？
如果是的话，直接用这个信号当作时钟 ...
新手求助：我下了个Quartus ii11.0却好像不支持MAX 3000A系列的
2012-6-6 13:38
- FPGA论坛
- 8
- 5446
可能是，或者你的元器件库没有装完全吧，11.0的器件库是选择按装的
FPGA 内嵌的dsp（硬件乘法器）和真正的DSP是一回事吗？
2012-6-10 13:46
- FPGA论坛
- 6
- 2936
恩，不是一回事，两者差别还比较大，嘻嘻
有关chipscope的问题
2013-1-26 17:01
- FPGA论坛
- 7
- 2291
可以自己用逻辑来写一个表示该IP的复位信号
verilog四位计数器求解
2012-6-18 11:56
- FPGA论坛
- 6
- 3788
计数的范围有错了吧，0－9计数，在9时清零，不是在10时清零，你应该不至在个位进位有错，在十位，百位，进 ...
2
3
近期访客