PMOS在栅极为高电压时，漏极始终有11V左右的电压？为什么
2014-3-20 17:02
- 模拟技术论坛
- 22
- 4304
谢谢
谢谢。
QU1输入为0时，Q2的1脚电压为11.9V，3号引脚电压为11V左右
实际选型中1号脚位栅极，2号为漏极，3号为栅极。请问反了吗？
请问应该怎么接。R2我知道，这里是画错了，应该放在三极管基极。
BSH201
11.9V
当QU1基极为3.3V高电平时，Q1和Q2都相当于开关断开，都没有电流流过，但是Q2端漏极还是有一个电压 ...
但是QU1端我给0V电平时这时Q1截止，Q2管1端为高电位，Q2也截止，但是2端由一个11V电压 ...
漏极输出电压始终和设计电路理论不一致？
2014-3-21 12:35
- 模拟技术论坛
- 9
- 1724
发现问题了好像，好像是三极管的问题。如图分别是QU1端输入1KHZ，10KHZ，20KHZ，40KHZ时三极管集电极的示 ...
请问这种情况，电路该如何设计和解决。电路目的是在R5电阻两端得到低电平位0V，高电位24V的方波。 ...
R5靠漏极的一端电位为-9点几伏
11.9V左右，接近12V
三极管集电极电位疑惑？
2014-3-22 12:38
- 模拟技术论坛
- 11
- 2371
请问一下，那该如何处理和设计？谢谢
请教一下我这个电路哪里有问题，如果在该电路上改，该如何设计。
能详细解释一下吗？谢谢
8050三极管集电极电位高低电位始终不是各占50%？？
2014-3-25 08:50
- 模拟技术论坛
- 9
- 1988
不是，方波信号由CPLD给出
那个4.7K我已经将其变小了。不过效果不大
2
3
近期访客