Chipscope pro 学习资料
2013-2-3 18:42
- FPGA论坛
- 25
- 5780
学习一下，下来看看
spartan3-400a移植AC97 CORE
2011-8-16 19:47
- FPGA论坛
- 19
- 4482
版主真是兢兢业业的守着论坛了
每次都是有问必回
感谢版主
xilinx版块一定会越来越红火的 ...
NET AC97Clk LOC = F8;
NET AC97RESET_N LOC = E6;
NET SYNC LOC = F7;
NET SDATA_OUT LOC = E8;
N ...
是的，PLB - OPB -AC97 IP
OPB桥我测试过，没有问题的
而且OPB桥就是为这种应用而存在的，没道理不行 ...
问题解决了
是UCF文件中，管脚约束的问题
导致BIT_CLK布线可能不成功，
改了后就好了 ...
是从8.1拷过来了，
在你的工程里microblaze_0\libsrc,implementation\opb_v20_0_wrapper和implementation\ ...
ISE如何将全局时钟约束到普通管脚上
2011-6-25 23:22
- FPGA论坛
- 5
- 12748
谢谢楼上的回复
我想也是，如果普通IO如果能当时钟的话，那还要专用引脚干嘛
我想的是，如果能通过约束将 ...
ISE综合后PALCE&ROUTE
ERROR:Place:1018 - A clock IOB / clock component pair have been found that ar ...
FPGA是赛灵思好，还是Altera好啊？
2011-1-26 20:55
- FPGA论坛
- 31
- 7964
从未见过的verilog句子
2011-3-6 16:42
- FPGA论坛
- 13
- 3382
BSB中的时钟问题
2010-12-3 08:14
- FPGA论坛
- 2
- 2756
如何在system assembly view中将GPIO拆分接到不同的IP上
2010-12-27 11:17
- FPGA论坛
- 5
- 3326
microlbaze 不运行的问题有点怪
2013-1-23 20:41
- FPGA论坛
- 14
- 3960
2
3
近期访客