晒晒新做的CYCLONE IV核心板 EP4CE15 共享原理图和测试程序
2025-8-3 23:55
- FPGA论坛
- 1502
- 184899
换成XILINX，支持猴哥啊
关于fpga的简单问题
2013-1-29 21:16
- FPGA论坛
- 18
- 2574
是呀，必须有啊
XILINX FPGA集成的XADC的在哪些系列的器件里面有？
2014-2-7 23:54
- FPGA论坛
- 41
- 8887
哈哈，好，不错啊
inout 双向数据口，前仿和门级仿真都通过了，时序仿真就是
2013-1-13 12:20
- FPGA论坛
- 16
- 3233
准备买？
跪求大神帮助用VHDL做7分频时钟电路产生
2013-1-12 22:50
- FPGA论坛
- 6
- 1981
代码太乱了
如何在Vivado HLS设计中定义AXI4接口
2013-1-12 22:48
- FPGA论坛
- 1
- 1672
精品啊
如何使用XDC时序约束编辑器
2013-2-2 10:07
- FPGA论坛
- 2
- 1195
不过，感谢分享啊
添加时序约束的技巧分析
2021-8-17 16:17
- FPGA论坛
- 30
- 7877
猴哥，不能徇私啊
为什么说电子产品软件可编程性是游戏规则的颠覆者？
2013-1-12 21:58
- FPGA论坛
- 7
- 1341
顶FPGA
基于赛灵思Virtex-5 FPGA的Gbps无线通信基站设计
2013-1-13 22:08
- FPGA论坛
- 11
- 2300
不错不错啊
确保Virtex-5 DDR2 存储器接口的信号完整性
2013-1-12 21:59
- FPGA论坛
- 5
- 1934
:)
基于赛灵思Virtex5的PCI-Express总线接口设计
2013-1-12 22:45
- FPGA论坛
- 11
- 2417
给一份呗
基于赛灵思FPGA和MCU结构的线性调频高度表
2013-1-12 22:38
- FPGA论坛
- 8
- 1818
学习啦。
利用串行RapidIO连接功能增强DSP协处理能力
2013-1-13 21:52
- FPGA论坛
- 19
- 3507
猴哥什么是这个差分线啊
基础知识：ASIC 和FPGA 深度比较
2013-1-13 21:51
- FPGA论坛
- 11
- 2174
不错。学习了
抛却细节是应对工程知识大幅过时大幅良策吗？
2013-1-12 22:48
- FPGA论坛
- 0
- 1452
有一次，我上网搜寻一些培训资料，偶然地浏览了一个网站，其声称工程知识的半衰期为两年左右。这也就意味着 ...
成功解决FPGA设计时序问题的三大要点
2014-9-16 22:36
- FPGA论坛
- 14
- 2308
解决 删了
2013-1-23 22:12
- FPGA论坛
- 12
- 2264
英特尔基于FPGA的光互联系统仿真平台
2013-1-20 21:53
- FPGA论坛
- 0
- 1393
AIS系统协议栈的研究与实现
2013-1-20 21:54
- FPGA论坛
- 0
- 1975
2
3
近期访客