FPGA时钟双沿采数
2014-4-21 10:46
- FPGA论坛
- 8
- 2180
为什么不能赋值
2013-12-28 17:08
- FPGA论坛
- 5
- 1521
数据有效的方式
2013-12-7 23:54
- FPGA论坛
- 2
- 1590
工程中状态机突然全部跳转到默认状态
2013-9-27 22:56
- FPGA论坛
- 9
- 2313
逻辑控制问题
2013-9-11 18:02
- FPGA论坛
- 2
- 1718
TimeQuest中状态机的状态输出被当做基本时钟是为什么？
2013-8-19 10:13
- FPGA论坛
- 1
- 2437
ALTERA的fifo的使用问题求助
2013-5-26 17:43
- FPGA论坛
- 6
- 4141
请教个FIFO的使用问题
2013-5-21 21:19
- FPGA论坛
- 25
- 5531
SignalTap下载完能自动采集分析吗
2013-4-22 15:44
- FPGA论坛
- 0
- 1587
多个信号驱动双向口
2013-9-14 23:24
- FPGA论坛
- 0
- 1215
FPGA用verilog点亮一个led，用了两种方法有疑问求教！
2013-10-9 22:16
- FPGA论坛
- 7
- 5347
2
3
近期访客