Image
Image

atua

+ 关注

粉丝 1     |     主题 0     |     回帖 250

“能做”与“做好”的关系
在vhdl中,请高手指点下inout端口的使用方法
2011-8-24 12:30
  • FPGA论坛
  • 23
  • 7416
  你没听说过什么? 什么例子?  
  注意inout端口是要分配到管脚上的。现在的片子都不支持内部三态了  
俺的第1个xilinx FPGA项目开发成功 小小的庆祝一下
2011-9-27 14:16
  • FPGA论坛
  • 32
  • 6200
  嗯,这个确实要注意一下,用颗粒吧  
咨询下 Lattice FPGA是不是比较便宜?
2011-8-23 16:42
  • FPGA论坛
  • 2
  • 3416
  先说下都需要实现那些功能  
哪些人适合做FPGA开发?-转
2011-9-22 11:09
  • FPGA论坛
  • 36
  • 5779
  那个81年的旷世奇才啊?怪不得呢  
  这是哪位高人啊?  
FPGA设计者的必备基本功(zz)
2011-8-26 07:15
  • FPGA论坛
  • 18
  • 3318
  这些基本功确实非常重要,但都是与工具相关的,可以通过培训来获得经验,但对FPGA设计人员最重要的是数字系 ...  
xilinx到底有多少原语啊?
2011-9-24 20:35
  • FPGA论坛
  • 26
  • 9675
  个人意见:看一下这个可以对综合器的策略与实现原理、HDL代码的风格、ECO等很有帮助,但只有十分了解数字系 ...  
大家知道的引脚最少最简单的PLD是哪种呢?
2011-8-25 15:47
  • FPGA论坛
  • 14
  • 6995
  http://www.xilinx.com/support/documentation/data_sheets/ds090.pdf  
  CoolRunner-II 有32脚的  
  http://www.latticesemi.com.cn/products/cpld/machxo2/index.cfm  
  lattice有25P的  
  Lattice的4000,Altera的7000  
求助
2011-8-28 07:37
  • FPGA论坛
  • 10
  • 2383
  嗯,确实是这样。 对于一个FPGA工程师来说,要学的东西确实是太多了,具体的技术就包括数字系统、HDL、综 ...  
  基本上现在的培训机构就是带着你把整个流程跑一边,对于新新手来说,可以缩短对工具的熟悉时间,但对于一个 ...  
Verilog 编写时序遇到的问题,高手帮忙
2011-8-26 23:04
  • FPGA论坛
  • 7
  • 2708
  没仔细看你下面的代码,刚刚看了一下,建议你先找些资料看一下,不要急着写代码,等心理有底了再写不迟,有 ...  
  不要用自己产生的分频时钟  
NEC 的C编译器出来了,XILINX的什么时候可以用啊
2011-9-7 07:16
  • FPGA论坛
  • 14
  • 3351
  AutoESL不会白收购的  
xilinx中是不是没有用于位同步的数字锁相环IP核
2011-9-5 22:16
  • FPGA论坛
  • 11
  • 4313
  16倍时钟采样  
对时序很好奇
2011-9-14 21:38
  • FPGA论坛
  • 7
  • 2503
  先把电路分析学会了,自然就可以分析时序了  
2
3
近期访客