代码编写时产生的锁存器行为，为什么被称为设计错误
2010-8-5 21:26
- FPGA论坛
- 4
- 4396
谢谢LS的解答，能从综合，芯片资源角度讲解，让我明白了为什么要避免出现无意义的锁存器 ...
书中举了一个具体的例子：
always@*
if(~sel)begin
z1=a1;
z2=b1;
end
...
PNP三极管的应用
2010-8-6 22:25
- 模拟技术论坛
- 9
- 6079
请问：
当C1为低电平时，Q1已从低电平跳变成高电平；Q1的高电平高于3.3V
此时集电极的电平取决于哪点的电平 ...
谢谢chunyang指出我的误区
该电路只是一个指示灯信号串并转换的电路；
Q1输出不是一直为低电平，Q1输出信号也是个方波，当Q1输出低电 ...
3.3V测过，右边接的是GND;
实际上右边是接一个串并转换芯片74HC164，连接的管脚此刻为低电平0V；
所以我截 ...
C1处为40KHz左右的方波信号，高电平为4V，低电平为0V；
当C1为低电平时，三极管集电极为3V左右（三极管导 ...
用verilog写的HDB3编码程序
2010-8-17 10:01
- FPGA论坛
- 0
- 2961
HSWAP管脚上下拉选择
2013-2-22 15:59
- FPGA论坛
- 2
- 4973
TDM总线设计
2010-8-20 15:54
- 通信技术
- 1
- 3265
1000BASE-T非屏蔽双绞线UTP上收发信号定义疑问
2010-8-26 16:16
- 通信技术
- 4
- 4049
以太网电路设计疑问
2012-11-22 20:51
- 通信技术
- 34
- 9016
如何用异步fifo实现跨时钟的数据转换
2010-9-11 11:25
- FPGA论坛
- 2
- 2897
不懂就问，是我的优点还是缺点
2010-9-21 08:54
- 电子技术交流论坛
- 3
- 2146
2
3
近期访客