求助IP核生成的fifo控制问题..
2012-7-18 20:29
- FPGA论坛
- 6
- 3040
同步FIFO 还是异步FIFO 你都没有说呢 问题说详细点 或者把你的FIFO 控制代码 贴上来 我给你看看。我这两天 ...
亲们，PADS2005 布线角度设置问题，求助！
2012-4-19 09:41
- PCB技术
- 6
- 5737
这样在做板的时候有影响吧？
我放大很多倍，仍然是锯齿型的
就这个样子！
用FPGA做采样率为10MSPS的板子，两层板可以搞定吗？
2012-7-15 17:36
- FPGA论坛
- 6
- 2027
嗯，也就是说，如果我有一颗AD，最高采样为80MSPS的话， 我用两层板不好实现最高80M的采样速率，但是我把驱 ...
数据匹配问题
2012-7-17 09:13
- FPGA论坛
- 3
- 1860
行是行，只是感觉有点浪费
双相可控硅 进行白炽灯调光 闪烁问题
2013-9-16 13:37
- 模拟技术论坛
- 25
- 9449
想不到一帖激起千层浪，看到大家踊跃讨论，感到很高兴。我做个总结吧。闪的原因已经找到，过零检测的问题！ ...
如何把闪烁降到最低？见网上有人就用简单的可控硅调光 做的很好
用过MC34063的朋友请进 问个困惑的问题
2012-9-16 19:44
- 电源技术
- 2
- 3142
3# 不亦心
我的天哪，果真如您所说，真是惭愧，就是在那个计算工具的帖子下面看了这个公式，也没有看到 ...
DC-DC buck 芯片可否产生负压
2020-7-17 18:15
- 电源技术
- 15
- 12432
谢谢！嗯，想明白了，LM2596和TPS5430如果要接成输出负压，片子上的GND和负压输出端是连接在一起的。重新设 ...
你这个片子 外围复杂了点 LM2576 是可以接的 不知道LM2596 和TPS5430 能否接
用了一款高速AD 参考电压最大只有1V，有点悲剧
2012-10-4 10:53
- 模拟技术论坛
- 6
- 3745
关于你说的FPGA 给出采样时钟不好的问题，我是赞同的，的确 用示波器看了下 40Mhz 下 PLL 输出的波形，是个 ...
嗯，你说的有道理，输入信号如果是高速的那么 分压的确会产生信号的畸变。我这个得确定一下。那么一般的高 ...
有做过stm32 和FPGA 用FSMC通讯的么？
2015-7-2 22:35
- FPGA论坛
- 12
- 6821
不好意思！忙忘了！ 4# GoldSunMonkey
复位信号206脚 让他浮空了，我接到3.3V上可以了。 2# 星星之火红
关于24c02的菜鸟问题，大家进来看看
2018-4-5 20:49
- 侃单片机论坛
- 15
- 6927
7楼正解
数据采集卡的采样率是如何控制的呢？
2012-11-10 21:32
- FPGA论坛
- 27
- 7431
嗯，你说的是比较高端的FPGA吧，我就是一块CYCLONE2的,是不能动态配置了。 2# GoldSunMonkey ...
如何时钟是50MHZ，不经过PLL 了，那么产生出的时钟效果如何？ 如何 5# gxs64
5# gxs64
如果改变频率？ 3# gxs64
2
3
近期访客