晒晒新做的CYCLONE IV核心板 EP4CE15 共享原理图和测试程序
2025-8-3 23:55
- FPGA论坛
- 1502
- 177118
顶一下~~~~~~~~~~~~~~~~~~~
共享我的《iCore》 FPGA / ARM 双核心板
2024-2-19 14:17
- FPGA论坛
- 865
- 103608
没看见啊~~~~~~~~~~~~~~~
怎么没人共享Xilinx的呢~~~~~~~~~~~~~~~~~
Xilinx DDR控制器使用中的一些问题
2013-5-10 00:07
- FPGA论坛
- 17
- 6872
必须的~~~~~~~~~~~~~~~~~~~~~~~~~~~
好东西，顶~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~
求教关于VHDL和Verilog HDL的问题
2013-3-27 23:18
- FPGA论坛
- 14
- 2669
用两种语言写综合的时候会不会出现一些未知的错误。。。。
XILINX开发板ML507实现ddr2的问题！求助！
2013-3-30 23:02
- FPGA论坛
- 17
- 3357
是DDR3啊，猴哥，有没有LPDDR_SDRAM的设计实例啊~~~~~~~~~~~求助中~~~~~~~~~~~~~~~~~~~~~~~~~~~~~ ...
谢啦~~~~~~~~~~~~~~~~~~
等待中~~~~~~~~~~~~~~~~~~~~~~~~
spartan6的。
猴哥，给上传一个Xilinx的DDR_SDRAM的实例来呗~~~~~~~~~~~~~~~~~~~~~~
关于SDR_SDRAM的自刷新的使用
2014-1-16 23:38
- FPGA论坛
- 28
- 6078
嗯，对sdr_sdram没有ip核，控制器就自己写。
把发出的数据自动的收回来。
原因就是我的程序是自收发，在刷新期限内完成读写操作，所以不用自刷新命令。如果要存数据的话就必须用到 ...
原因搞通了，还在进一步的实验中，感谢各位大侠了，论坛太好了，关注中~~~~~~~~~~~~~~~~~~~~~~~~~~ ...
SDR_SDRAM还用不到ip核，不过马上就要做DDR_SDRAM,这个就要用ip核了，现在正研究MIG呢，您之前玩过没？有 ...
现在只是想把FPGA和他做通喽，用SDRAM肯定是用来做存储用的，所以肯定不是写完后马上读取的，所以还是必 ...
哦。明白了，那要在什么时候加这个自刷新操作比较好呢~~~~~~~~~~~~~~
我的这个是单独写，突发读，就是数据是一个一个写，读的时候是一次读取8个数据，您说的这个不要在读写过程 ...
我写了一个自收发，发出去1024个数据后马上回发回来，数据是完整的，没有丢失啊，所以感觉这个自刷新没用， ...
2
3
近期访客