Verilog 中的 signed 和 unsigned
2014-7-8 23:12
- FPGA论坛
- 1
- 3175
自己搞明白了
遇到了几个很基础的问题，求大神解惑一下～先谢谢啦:)
1. verilog-2001 中添加了新的关键字 signed，请问 ...
Xilinx 高有效复位 or 低有效复位？
2014-6-28 20:10
- FPGA论坛
- 5
- 1564
关于FPGA选型
2014-6-18 17:46
- FPGA论坛
- 6
- 1238
module 模块是否可以不用clk 触发？
2013-12-10 22:45
- FPGA论坛
- 4
- 1389
xilinx 时钟资源
2013-12-20 19:22
- EDA 技术
- 3
- 1197
FPGA设计经典书籍-资料汇总下载
2019-12-20 10:03
- FPGA论坛
- 256
- 40865
simple Dual-port RAM使用问题
2013-11-25 23:25
- FPGA论坛
- 1
- 2042
牛人的FPGA设计经验分享
2016-9-11 22:43
- FPGA论坛
- 55
- 15982
代码分析
2013-10-23 14:32
- FPGA论坛
- 10
- 1737
2
3
近期访客