一个VDHL的程序问题
2010-5-21 22:43
- EDA 技术
- 10
- 2574
你在用IF 。。。。。ELSE 时最好配对，如果没有，就会出问题，你要明白，你是在设计硬件电路，不是软件。在 ...
你可以采用流水线设计思路，也可以解决这个问题的
这里好冷清啊！
2010-1-20 11:26
- EDA 技术
- 6
- 1949
什么意思
什么意思
关于verilog请教下
2009-12-4 22:38
- EDA 技术
- 10
- 1895
大家都是一样的，相互帮助
你这个程序没有设计好，一个十六位的计数器。你没有考滤到复位的问题。我想你的那个进位没有分明白是同步还 ...
quaruts报错，求解答
2009-12-23 08:14
- EDA 技术
- 7
- 2082
今天我做实验也试了一下，出现了，你这样的问题，主要是下载线没有连好或是板子有问题。我是把下载线没有插 ...
我想是在设置里面，你没有设置好。
关于verilog forever语句的疑惑
2009-12-3 22:26
- EDA 技术
- 4
- 7171
你要明白begin......end 是构成块语句是成对出现的。你可以简单的理解了C语言里的{}类似。如果你在C语言里 ...
面试时被问“描述一个D触发器”，该怎么“说”？
2009-12-3 22:15
- EDA 技术
- 8
- 2615
这个问题的答案有多种就看你会哪种了
Quartus下载程序总是说找不到JTAG chain
2010-5-21 19:53
- EDA 技术
- 3
- 4757
是的。在下载那里要设置，可以看一看说明书
程序编译通过了，可是testbench不能产生信号
2009-12-1 19:43
- EDA 技术
- 2
- 1925
朋友，首先给你说的是，你的一个占空比为50%的分频器一个always就可以了，你这说设计有一点多，并且出来的 ...
我是初学者，求一VHDL电子版教材
2009-11-29 10:51
- EDA 技术
- 8
- 2579
我有现成的，你加我的QQ132 159 1332我给你
新手请教一个VHDL程序问题，谢谢！
2010-4-5 21:27
- EDA 技术
- 11
- 3648
if（a'event and a==0） then。要改成if（a'event and a=‘1’） then。昨天打忙了
求救 MAX+plus II 转 Quartus II 9.1 问题
2009-11-29 17:16
- EDA 技术
- 5
- 3704
楼上的朋友，我看你说的也有一点不对，看他的部分程序，我想他的设计是一个FSM状态机的设计。你把信号定义 ...
FPGA学习步骤，我的体会
2013-6-17 22:10
- EDA 技术
- 98
- 16860
我也是一位学生，今天路过，看了你写的，总的上还是可以的，给学习者一初学习的思路。希望你写的在详细一点 ...
很郁闷的问题
2009-12-3 22:19
- EDA 技术
- 2
- 1706
我想你没有理解明信号和变量的区别，你加一个信号就可以了，我想。你可以试一试 ...
求职！！
2009-12-8 15:28
- EDA 技术
- 6
- 1842
我路过说几句吧。一般来说专科生如果想从事这项工作的话有一些难。我也是一个专科毕业生。你不要想着你要多 ...
画FPGA原理图用那款EDA会好些？
2009-11-28 18:13
- EDA 技术
- 16
- 4210
看一下quartus II 软件的说明使用手册就可以了。你重点看原理图设计就可以了。我也看过许多书，那些书上的 ...
各位前辈帮忙看看我的第一块PCB板
2009-12-7 16:05
- PCB技术
- 13
- 2435
加油
2
3
近期访客