新手请教一个VHDL程序问题，谢谢！

只看该作者 · 2009-11-27 21:36

小弟写了个反相器，程序：
library ieee;
use ieee.std_logic_1164.all;
entity notbuffer is
port(a : in std_logic;b out std_logic);
end notbuffer;
architecture notbuffer of notbuffer is
begin
if（a'event） then
b<=NOT a AFTER 5 ns;
end if;
end notbuffer;
编译时一直提示if附近有语法错误请各位大侠帮忙看看，小弟感激不尽！

只看该作者 · 2009-11-28 11:56

还是买一本或者下一本书看一下比较好。。。

MIT Press - Circuit Design with VHDL (2007).pdf

只看该作者 · 2009-11-28 17:36

朋友，你的错误就是没有理解明白，VHDL的语法。if（a'event） then你这样写是错误的。我想你是要表示一个边沿触发但是你没有说明是上升沿还是下降沿触发。如果是上升沿就是if（a'event and a==1） then,下降沿就是if（a'event and a==0） then。

只看该作者 · 2009-11-28 17:38

如果有什么不明白可以加我的QQ，共同学习，QQ132 159 1335

只看该作者 · 2009-11-29 10:41

if（a'event and a==0） then。要改成if（a'event and a=‘1’） then。昨天打忙了

只看该作者 · 2009-12-18 16:44

A <= NOT B 就这样的一句话，非得加到process里干嘛？这是组合逻辑，如果要时钟锁存的话，那另加个CLK信号，数据信号用A'event and A= '1' 是不行的，因为数据信号很容易出现毛刺。

1万 · 2009-12-18 23:00

本帖最后由 qjy_dali 于 2009-12-18 23:03 编辑

ic00说到了一些，但是比较片面。对于大多数器件，直接写

if ( a 'event ) then

是错误的，因为绝大多数器件都不支持双边沿触发。但是有支持的，比如Xilinx的CoolRunner-II系列就支持双边沿触发，所以，在ISE中，当选择的器件是CoolRunner-II时，上面这条语句就不会出错。

我也曾试着把这个放到Altera的MAX-II下测试，立马报错。