xilinx mpmc vfbc仿真的奇怪问题
2015-12-12 16:42
- FPGA论坛
- 5
- 5626
你好，我最近在做MPMC VFBC的代码，请问下这个怎么去仿真，有相关的文档或者程序可以提供一下吗？谢谢了。 ...
【活动贴】我一直用的ALLEGRO16.5快捷键分享
2015-9-21 09:10
- EDA 技术
- 16
- 3843
谢谢楼主
allegro一个关于检查布线的问题（急）
2015-11-3 21:34
- EDA 技术
- 9
- 2816
好的。谢谢。解决了。
哥们，我也碰到这个问题。请问下有没有找到解决方法？
关于VIRTEX5FPGA的DDR2原理图设计
2015-9-13 15:58
- FPGA论坛
- 16
- 2918
结题还可以回复？
我看了ML561(UG199)板子的说明，TABLE 3-4里可以看出xilinx他们自己设计的板子应该ODT\CS\CK是分别连接。 ...
等我找到原因贴出来再结题，然后把分给您。谢谢您了。
number of controls 选的是1.
不知道为什么回复的时候添加不了图片，就是在生成DDR2 IP核的时候需要指定ODT0 ODT1两个管脚，CK+,CK-也 ...
......
好的。谢谢了。还有最后一个问题，就是两片DDR有两个ODT，CK+,CK-。以前在ALTERA的FPGA中都是将他们接在 ...
差分时钟的问题
2016-10-25 15:02
- PCB技术
- 12
- 2178
还有个问题想请教一下。这个阻值如何确定还有电阻放置的位置有没有什么要求？ ...
好的谢谢
撇开FPGA。像这种差分时钟能不能给两个器件用？
嗯。就是想问问怎么设计。
关于xilinx fpga的电平配置
2016-1-4 09:21
- FPGA论坛
- 8
- 3005
ug571-ultrascale-selectio 这个文档有提供。
关于TMS320C6455的SRIO中断
2020-1-31 23:52
- 德州仪器MCU
- 8
- 2651
应该就是CSL库函数设置中断那一块出了问题。可是检查了半天就是没检查出错误。。。。 ...
嗯。这个做了。我现在发现问题在于可以触发中断，但是进入的中断不是我设置的程序。 ...
没有人调过吗？
查看了EVTFLAG0和INTMUX发现寄存器都正确，EVTFLAG0第20位为1，INTMUX2后六位代表INT8正好是20，代表中断源 ...
2
3
近期访客