使能时钟的问题
2013-5-17 22:43
- FPGA论坛
- 8
- 4201
我写了一个时钟，作为uart的clk（波特率*16）
采用直接分频的办法比采用实用时钟跑的波特率还高些 ...
这个不是很奇怪吗？几乎没有hold time
“话说分频时钟不好，可以用使能时钟”
然后发现特权书上刚好有说这个的，但我理解不了，求大神指点
上面 ...
modelsim后仿真正确，但实际不对
2013-5-16 23:05
- FPGA论坛
- 13
- 3788
用什么语言写fpga测试文件
2013-12-31 15:53
- FPGA论坛
- 11
- 2189
申请开设【仿真与验证】版
2020-7-13 08:34
- 21ic投诉|建议|站务
- 143
- 13495
三段式状态机状态跳转如何理解
2013-4-28 21:49
- FPGA论坛
- 14
- 3038
这用的always，好吗？
2013-4-28 14:24
- FPGA论坛
- 7
- 1927
关于testbench基础求助
2013-5-1 16:07
- FPGA论坛
- 8
- 1710
sdram状态与输出控制命令
2013-5-14 13:52
- FPGA论坛
- 14
- 2178
2
3
近期访客